soc试题库

1.目前，集成电路产业链主要包括设计、制造、封装和测试。

2.一个完整的SoC设计包括系统结构设计，软件结构设计和硬件设计。

3.SOC按用途可分为专用SOC芯片类型和通用SOC芯片类型。

4. SOC中常用处理器的可分为通用处理器、数字信号处理器、可配置处理器。

5. SOC 中典型的存储器包括SRAM 、SDRAM、DDRAM、ROM、和

flash 。

6. 目前的ESL 工具通常采用工业标准语言进行建模，如C/C++、system c 、systemVerilog 等。

7. SOC 中常用的总线主要包括AMBA 总线、AVALON 总线、CoreConnect 总线、和Wishbone 总线。

8. 总线设计需要考虑的因素主要包括总线宽度、时钟频率、仲裁机制、传输类型。

9.IP 核依设计流程不同，可分为：软核、固核和硬核。

10. SOC的英语全称是system on chip 。

11.目前的集成电路设计理念中IP 是构成SOC的基本单元。

12. 当前的SOC的设计正朝着速度快、容量大、体积小、质量轻、功耗低的

方向发展。

13. SoC的设计趋势正从RTL级向电子系统级（ESL，Electronic System Level）

转移。

14. ESL设计分成可分成三步，其包括：功能设计、基于应用的架构设计、基于平台

的架构设计。

15. 验证方法可以分为动态验证、静态验证。

16. 常用的可测性设计包括：内部扫描测试设计、边界扫描测、自动测试矢量生成、存

储器内建自测试。

17.EDA布局布线流程包括：布局规划、布局、器件放置、时钟树综合、布线。

18. 世界IC 产业为适应技术的发展和市场的要求，其产业结构经历了 3 次重大变革分别

是：以生产为导向的初级阶段、FOUNDRY与FABLESS设计公司的崛起阶段、“四大分离”的IC 产业阶段。

19.SOC 的系统架构设计的过程可以分为 3 个阶段分别是：功能设计阶段、应用驱动的

系统架构设计阶段、平台导向的系统架构设计阶段。

20. 目前市场上主要的两种flash 分别是：norfalsh 、nandflash 。

21、用于多核SOC性能的两条定律分别是：阿姆达定律、古斯塔夫森定律。

22、目前几种典型的多核SOC系统架构分别是：片上网络、可重构SOC、TI 开放式多媒体应用平台（OMAP）架构。

23、ESL设计的核心是事务级建模。

24、ESL 设计流程包含: 系统级描述、体系架构设计、软硬件划分、软硬件协同设计和

验证。

25、事务级模型可分为 3 种：没有时序信息的模型、周期近似的模型、精确到每个周期

的模型。

26、事务层是介于算法抽象层、和RTL抽象层之间。

27、一个完整的IP 硬核应该包含以下模型：功能模型、时序模型、功耗模型、测试模

型、物理模型。

28、IP 验证的策略包括，兼容性验证、边界验证、随机验证、应用程序验证、回归验

证。

29、IP 的收费结构包括授权费、权利金和其它收入。

30、IP 授权模式分为: 单次授权、多次授权。

31、所谓的同步电路，即电路中所有受时钟控制的单元，如触发器、寄存器，全部由一

个统一的全局时钟控制。

32、亚稳态现象是指违反了电路的建立时间和保持时间其使触发器捕获到一个无效电平

的状态称为亚稳态。

33、建立时间是指时钟信号变化之前数据保持不变的时间

34、保持时间是指时钟信号变化之后数据保持不变的时间

35、功能验证的的方法主要有软件仿真、软硬件协同仿真、形式验证、基于断言的半

形式验证、基于硬件的原型机。

36、形式验证可以分为：静态形式验证和半形式验证。

37、什么叫DFT:可测性设计

38、根据测试目的不同可以把集成电路测试分为四种类型：验证测试、生产测试、可靠性测试、接受测试。

39、根据测试的方式不同，测试矢量可以分为 3 类：穷举测试矢量、功能测试矢量、结

构测试矢量。

40、数字逻辑单元中的故障模型包含：固定型故障、晶体管固定开/ 短路故障、桥接故障、跳变延迟故障、传输延迟故障

41、存储器故障模型包含：单元固定故障、状态跳变故障、单元耦合故障、临近图形敏

感故障、地址译码故障。

42、什么叫ATPG:自动测试向量生成

43、存储器的测试常用的算法有，棋盘式图形算法和march 算法。

44、功耗的类型可分为: 静态功耗、动态功耗

45 、DRC、LVS、DFM、DFY、ESD

设计规则检查、版图与原理图一致性检查、可制造性设计、面向良品率设计、静电冲击

46、I/O 单元按其特性可以分为如下几类：电源单元、模拟I/O 单元、数字I/O 单元、特殊功能I/O 单元。

47、微电子封装通常包含哪些功能：电源分配和信号分配、散热通道、固定支撑和环境

保护

48、当前外围封装形式有DIP PLCC QFP SOP等。

简答题：

1、集成电路发展经历的 6 个阶段？

第一阶段：1962 年制造出包含12 个晶体管的小规模集成电路（SSI，Small-Scale Integration ）。

第二阶段：1966 年集成度为100～1000 个晶体管的中规模集成电路（MSI，Medium-Scale Integration ）。

第三阶段：1967～1973 年，研制出 1 千～10 万个晶体管的大规模集成电路（LSI，Large-Scale Integration）。

第四阶段：1977 年研制出在30 平方毫米的硅晶片上集成15 万个晶体管的超大规模集

成电路（VLSI，Very Large-Scale Integration）。

第五阶段：1993 年随着集成了1000 万个晶体管的16MB FLASH和256MB DRAM 的研制成功，进入了特大规模集成电路（ULSI，Ultra Large-Scale Integration ）时代。

第六阶段：1994 年由于集成 1 亿个元件的1GB DRAM 的研制成功，进入巨大规模集成

电路（GSI，Giga Scale Integration）时代。

2、SOC相比较其它类型的集成电路其优势有哪些？

可以实现更为复杂的系统、

具有较低的设计成本、

具有更高的可靠性、

缩短产品设计时间、

减少产品反复的次数、

可以满足更小尺寸的设计要求、

可达到低功耗的设计要求

3、时钟偏斜（slew）产生的原因是什么？时钟偏斜造成竞争冒险的原因是什么？

由于版图上到达每个触发器时钟端口的连线长度不同，驱动单元的负载不同等原因，若

果没有经过处理，全局时钟会到达每个时序逻辑单元的时间就不可能相同。这种时钟到达时

间在空间上的差别成为时钟偏斜（clock skew）。

时钟偏斜造成的后果是非常严重的，时钟延时到达，会造成数据到达的建立时间不够，

如果时钟提前到达，会造成数据不满足保持时间的要求，从而会造成竞争冒险。

4、SOC系统架构设计的总体目标与各个阶段分别是什么？

目标：设计者针对应用的特点，选取合适的功能模块和模块之间数据的通信方式，在满

足总线吞吐率、芯片面积、功耗等一些列系统约束的条件下，从众多的系统架构方案中找到

最优的SOC系统架构方案。

阶段：功能设计阶段、应用驱动的系统结构设计阶段、平台导向的系统结构设计阶段

5、在设计过程中有时候会使用第三方的IP，对于IP 的选择和使用应该注意哪些方面？此外

有些IP 会被复用，因此在模块划分过程中应该考虑哪几个方面？