西屋OVATION算法模块介绍
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Complex Sequential logic: DIGDRUM, ANALOGDRUM,
(综合顺序逻辑)
STEPTIME, MASTERSEQ, DEVICESEQ
Timer/Counter functions: ONDELAY, OFFDELAY, ONESHOT
(时间/记数功能)
COUNTER, PULSECNT, DIGCOUNT, RESETSUM
TMOD = 1 ?
N
Y
TKIN = xx ?
N
STEP = TKIN
设备是否故障? Y FAIL = 1
N
DV设备输出置1
设备是否启动成功? Y 停止设备运行
N
Y
设备是否正在运行?
DVxx = 0设备停
N
Y
设备是否准备运行? N
System time functions: SYSTEMTIME, TIMECHANGE,
(系统时间功能)
TIMEDETECT, TIMEMON
0
Monitor functions: HIGHMON, LOWMON, HIGHLOWMON,
(监视功能)
RATEMON, RATECHANGE, QUALITYMON,
N
设备启动成功?
N
Step 是否有效?
Y Step >最大步? Y 将DONE输出置1
N
设备正在运行?
Y
N
DV设备输出置1
N
OVRD = 1?
N
Y
执行下一个逻辑
FAIL = 1
HOLD = 1
N
设备准备运行?
Y
N
PROCEED = 1 ?
Y
设备运行
HOLD = 0
11
Priority 方式:
STEP=0
输出端由DEVICESEQ算法控制
FAIL ---- 某执行步故障,输出 = 1 HOLD --- 保持在某步时,输出 = 1 DONE --- 全部顺序结束,输出 =1,且STEP置1。 STEP ---- 当前的步号
10
Normal 方式:
STEP=0
设备故障?
Y
清除STEP状态字中的bit STEP=step+1
AND, OR, NOT, XOR, ASSIGN, AVALGEN, DVALGEN, KEYBOARD AND -- 与门
最多 8 个开关量输入
OR -- 或门
最多 8 个开关量输入
5
NOT -- 非门
XOR -- 异或门 ASSIGN -- 传递点信息
相同为0,不同 为1
6
AVALGEN -- 模拟量发生器
OUT = VALU VALU:是一个整定常数( Tuning Constant )
可(+ 或 -)
DVALGEN -- 数字量发生器
OUT = VALU VALU:当0.0时,OUT = FALSE
当为非0数值时, OUT = TURE
7
KEYBOARD -- 键盘接口
与键盘的接口算法 当键盘上对应键按下,则相应的输出输出一个 “1”脉冲。 * 此算法应用于回路设定值、输出值、手 /自动切换。
QAVERAGE, FUNCTION, MULTIPLY, DIVIDE,
BILLFLOW
Core modulating control: PID, PIDFF, MASTATION, MAMODE,
(控制算法)
SETPOINT, TRANSFER, HISELECT, LOSELECT
1
Hardware interface: FIELD, ATREND, X3STEP, ANALOGDEVICE (硬件接口)
Pulse Acuumulator module interface: RPACNT, RPAWIDTH (脉冲记数)
Point format conversion: BCDNIN, BCDNOUT, PACK16,
(点格式转换)
UNPACK16, SATOSP, SPTOSA, TRANSLATOR
真值表 :
? ? --- SET 优先, 则为“ 1”
RESET 优先, 则为“ 0”
3
AAFLIPFLOP -- 带复位的交替动作触发器
仿真一个记忆设备的输出状态,当 SRST为“1”时, 新的SRST 改变。输出仍旧保持原来状态。 INIT --- 初始状态 真值表:
4
Basic Sequential logic 基本顺序逻辑
常用算法
Combinatorial logic: AND, OR, NOT, XOR, ASSIGN
(组合逻辑)
AVALGEN, DVALGEN, KEYBOARD
Basic Sequential logic: FLIPFLOP, AAFLIPFLOP
(基本顺序逻辑)
including alternate implentations
8
Complex Sequential logic 综合顺序逻辑
MASTERSEQ, DEVICESEQ, DIGDRUM, ANALOGDRUM, STEPTIME,
MASTERSEQ -- 主设备顺序控制器算法 DEVICESEQ -- 顺控设备算法
设备#1
(设备可以是一些复杂 的逻辑运算 ) 设备 #2
.
反馈信号
.
.
.
.
9
参数: MASTERSEQ ENBL ---- 允许条件,当为 TRUE时,顺序可以执行。 PRCD ---- 为TRUE时,顺序开始执行。 OVRD --- 为TRUE 时,跳过此步。 RSET ---- 为TRUE时,复位。 STEP记数回到 0。 TMOD --- 工作方式: Normal (正常), Priority (优先级) TKIN ---- 有效步数。
Math functions : GAINBIAS,
(计算)
INTERP, POLYNOMIAL, SQUAREROOT, SUM
Custom calculations: CALCBLOCK, CALCBLOCKD (自定义计算)
2
Combinatorial logic 组合逻辑
FLIPFLOP -- S-R触发器
COMPARE, DBEQUALS
Filtering: RUNAVERAGE, SMOOTH, LEADLAG, TRANSPORT,
(滤波)
PREDICTOR
Transmitter processing: 2XSELECT, MEDIANSEL, GASFLOW,
(转送处理)
பைடு நூலகம்
LEVELCOMP, STEAMTABLE, STEAMFLOW,