17-存储器及其接口(一)

4
5
6
7
MUX I/O
Bank 3
Memory Array (8192 × 512 × 16)
wordline
行数目 列数目 DRAM Chip位宽 (x4/x8/x16)
《微型计算机原理》
25
内存系统示例
➢单个内存模组容量：256M Bytes ➢内存的总容量：512M Bytes
➢分配给内存的地址空间： DIMM 0
32Mb x16 32Mb x16 32Mb x16 32Mb x16
256M Bytes
Bank Bank Bank Bank
0
12
3
Bank 3 Memory Array
(8192 × 512 × 16)
Bank Bank Bank Bank
4
5
6
7
64M bits
MUX I/O
512M bits
《微型计算机原理》
8
存储容量
➢ 存储容量是存储器可以容纳的二进制信息总 量，即存储信息的总位数（bits），也称存 储器的位容量
➢设：
✓存储器芯片的地址线位数是p ✓存储器芯片的数据线位数是q
➢则：
✓存储器芯片的编址单元总数为2p ✓存储器芯片的位容量为2p×q
《微型计算机原理》
9
存取速度
➢存取时间（Access Time）
➢缺点
✓速度较慢 ✓定时刷新
➢主要用途
✓现代PC机大多采用DRAM作为主存
《微型计算机原理》
20
DRAM和SRAM的比较
存储单元 集成度 功耗 价格 速度 刷新
DRAM 电容 高 低 低 慢 有
SRAM 双稳态触发器
低 高 高 快 无
《微型计算机原理》
21
内存模组与DRAM芯片
北桥芯片 内存接口控制器
✓从CPU发出有效存储器地址从而启动一次存储 器读/写操作，到该读/写操作完成所经历的时间
➢存储周期（Memory Cycle）
✓连续启动两次独立的存储器操作所需的最小时 间间隔
存储器在完成读/写操作之后需要一段恢复时间， 因而“存储周期”通常略大于“存取时间”
《微型计算机原理》
10
存储字和内存中的数据组织
Bit Lines ……
Memory Array
Row Decoder
Word Lines ……
READ or CAS (Column Access Strobe)
《微型计算机原理》
32
DRAM的访问过程（4）
4、Bus Transmission
CPU
内存 BUS 控制器
Data In/Out Buffers
Column Address
Valid Data
Valid Data
Valid Data
Valid Data
《微型计算机原理》
34
DDR（Double Data Rate）
《微型计算机原理》
35
DDR3 SDRAM读操作时序图示例
《微型计算机原理》
36
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
教材相关章节：
《微型计算机基本原理与应用（第二版）》 第13章 存储器及其接口
《微型计算机原理》
1
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
✓00000000H~1FFFFFFFH
✓0~512M Bytes
32Mb x16
32Mb x16
32Mb x16
32Mb x16
DIMM 1
32Mb x16 32Mb x16 32Mb x16 32Mb x16
《微型计算机原理》
26
回顾：内存系统的组织结构
bitline
wordline
DIMM 1
《微型计算机原理》
14
SRAM的基本存储单元
位线
位线
双稳态触发器
《微型计算机原理》
15
SRAM的基本结构
地
译
存
数
址 线
••• •••
码Baidu Nhomakorabea
储
读
驱
矩
写
据 线
动
阵
控
制
片选线
读/写 控制线
《微型计算机原理》
16
SRAM的特点和主要用途
➢优点
✓速度较快
➢缺点
✓集成度低 ✓功耗较高 ✓价格较高
➢主要用途
Intel Core 2 Quad（酷睿四核）
32Mbx16 32Mbx16 256M Bytes
Bank Bank Bank Bank
4
5
6
7
MUX I/O
512M bits
64M bits
内存控制器
片选 Bank选择 行选择 列选择 DIMM 1 Bank 3 第4097行 第257列
31 30 29 28 27 26 25 24 23 … 13 12 11 10 … 4 3 2 1 0 0 0 0 1 0 1 1 1 0…0 1 1 0…0 1 0 0 0
《微型计算机原理》
29
DRAM的访问过程（1）
1、Bus Request
Column Decoder
CPU
内存 BUS 控制器
Data In/Out Buffers
BUS
Sense Amplifiers
Bit Lines ……
Memory Array
Row Decoder
Word Lines ……
BUS
Column Decoder
Sense Amplifiers
Bit Lines ……
Memory Array
Row Decoder
Word Lines ……
《微型计算机原理》
33
典型SDRAM的读操作时序图
Clock
RAS
CAS
Command
ACT
Address
Row Address
DQ
READ
✓通常用作微型计算机系统中的高速缓存
《微型计算机原理》
17
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
《微型计算机原理》
18
DRAM的基本存储单元
定期对所有单 元进行 刷新 (Refresh)，使
原来表示逻辑 “1”电容上的
32Mb x16 32Mb x16 32Mb x16
Chip Select 0 Chip Select 1
内存模组
DRAM芯片
（Memory Module） （DRAM Chip）
DIMM 1
32Mb x16 32Mb x16 32Mb x16 32Mb x16
1
每个内存模组 容量为256M Bytes，由4个 DRAM Chip
《微型计算机原理》
30
DRAM的访问过程（2）
2、[Precharge] and Row Access
CPU
内存 BUS 控制器
Data In/Out Buffers
BUS
ACT (Activate) or RAS (Row Access Strobe)
Row Decoder
Word Lines ……
只读存储器 Read Only Memory
非易失性存储器 Non-Volatile Memory
RAM ROM
SRAM DRAM Mask ROM PROM EPROM EEPROM Flash
《微型计算机原理》
7
存储器的性能指标
1. 存储容量 2. 存取速度 3. 可靠性 4. 性能价格比 5. 功耗 6. ……
0
1
2
3
Bank Bank Bank Bank
4
56
7
MUX I/O
《微型计算机原理》
24
内存系统的组织结构
每个Bank容 3 量为64Mbits
内存模组
DRAM芯片
（Memory Module） （DRAM Chip）
bitline
Bank Bank Bank Bank
0
12
3
Bank Bank Bank Bank
《微型计算机原理》
38
ROM按功能和工艺分类
Mask ROM
ROM
PROM EPROM
EEPROM
Flash
《微型计算机原理》
39
1、Mask ROM
➢制造过程中，通过掩膜（Mask）将存储的 内容烧录于电路中，因此称为掩膜式ROM
➢存储的内容由制造厂家一次性写入，写入后 就不能修改
➢掩膜式ROM是真正的“只读”存储器 ➢缺点
CPU
北桥芯片：内含 内存接口控制器等
内存条插槽
内存模组
DRAM芯片
（Memory Module） （DRAM Chip）
CPU 插槽
内存条 插槽
《微型计算机原理》
22
内存系统的组织结构
Address & Command
DIMM 0
32Mb x16
内存 控制器
Data Bus (64 bits) 16 bits
组成
《微型计算机原理》
23
内存系统的组织结构
内存模组
DRAM芯片
（Memory Module） （DRAM Chip）
2
每个DRAM Chip容量为 512M bits， 由8个Bank
组成
DIMM 0
32Mb x16 32Mb x16 32Mb x16 32Mb x16
Bank Bank Bank Bank
《微型计算机原理》
37
ROM的特点和主要用途
➢特性一：只读（Read Only）
✓数据是预先写入的，使用过程中无法改写，或 者无法像RAM一样快速而方便地加以改写
➢特性二：非易失性（Non-Volatile）
✓信息一经写入，即便断电，写入的数据也不会 丢失
➢主要用途
✓存放不需要经常修改的程序或数据 ✓例如：BIOS程序、运算查找表等
1. 网络字节顺序
✓大端模式
2. 主机字节顺序
✓大端模式：IBM System/360、IBM System/370、 PDP-10、Motorola系列微处理器
✓小端模式：PDP-11、VAX、Intel系列微处理器
《微型计算机原理》
13
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
➢内存通常采用的是按字节编址，即每个内存 地址对应一个字节存储单元
➢在计算机系统中，作为一个整体一次读出或 写入存储器的数据称为“存储字”，存储字 通常由多个字节组成
多字节的存储字在内存 中的存放顺序是什么？
《微型计算机原理》
11
《微型计算机原理》
12
字节顺序（ByteOrder）
➢字节顺序：字节间的相对顺序
《微型计算机原理》
27
wordline
bitline
内存寻址过程示例 DIMM 1
访存地址：17001808H
32Mbx16 32Mbx16
Bank Bank Bank Bank
0
1
2
3
Bank 3 MemoryArray
(8192 × 512 × 16)
0001011100000000 0001100000001000
步骤1： 总线地址译码
步骤2： 内存控制器地址译码
64 bits (存储器位宽)
《微型计算机原理》
28
Row Decoder
Word Lines ……
DRAM芯片的内部结构
Data In/Out Buffers
Column Decoder
Sense Amplifiers
Bit Lines ……
Memory Array
本地 二级存储
• 机械硬盘（Hard Disk Drive） • 固态硬盘（Solid State Disk）
《微型计算机原理》
4
典型计算机中的存储层次
硬盘 硬盘接口
CPU 高速缓存
内 存
内存接口控制器
条
北桥芯片
插 槽
内存条 （RAM）
ROM接口控制器 南桥芯片
硬盘接口控制器
BIOS芯片 （ROM）
Column Decoder
Sense Amplifiers
Bit Lines ……
Memory Array
《微型计算机原理》
31
DRAM的访问过程（3）
3、ColumnAccess
CPU
内存 BUS 控制器
Data In/Out Buffers
BUS
Column Decoder
Sense Amplifiers
电荷得到补充，
而原来表示逻 辑“0”的电容 仍保持无电荷 状态
行选择信号
T C
刷新 放大器
基本存储单元
列选择信号 数据输入/输出线
任何电容均 存在漏电效
应，经过一 段时间后电 容上的电荷
会流失殆尽， 导致所存信 息丢失
《微型计算机原理》
19
DRAM的特点和主要用途
➢优点
✓集成度高 ✓功耗较低 ✓价格较低
《微型计算机原理》
2
存储系统的层次结构
通用寄存器
提高访存速度 Byte量级
高速缓存
KB~MB量级
主存
MB~GB量级
本地二级存储
GB~TB量级 增大存储容量
更小、更快、 单位字节成本更高
更大、更慢、 单位字节成本更低
《微型计算机原理》
3
存储器各层次的实现
高速缓存 • 静态RAM（SRAM）
主存
• 动态RAM（DRAM）
《微型计算机原理》
5
存储器按存储介质分类
半导体 存储器
双极型存储器 （TTL电路）
单极型存储器 （MOS电路）
磁存储器
光学存储器
磁芯存储器
只读式光盘
磁表面存储器
可擦写式光盘
《微型计算机原理》
6
半导体存储器的分类
随机存储器 Random Access Memory
易失性存储器 Volatile Memory