四川大学集成电路原理第二章集成电路制作工艺

四川大学物理科学与技术学院
硅栅工艺
• 工艺特点
– 利用中掺杂的多晶硅来代替铝作MOS管的栅极，更易 获得合适的阈值电压 – 由于硅具有耐高温的性质，所以将栅极作为源和漏的 扩散掩膜。具有自对准作用 – 硅栅工艺中金属和多晶硅纵向深度不同，因而可重叠 – “二层半布线”：一层铝、一层重掺杂多晶硅和一层 重掺杂的扩散层 – 工艺较复杂
专用集成电路设计实验室
四川大学物理科学与技术学院
课堂讨论
• 双极型工艺中NPN版图设计电极位置？ • 简要说明PN结隔离工艺制造双极集成电 路的主要流程。何种情况下，晶体管可放 置在同一隔离岛内，为什么？这种工艺的 缺点?
专用集成电路设计实验室
四川大学物理科学与技术学院
CMOS集成电路的制造
• 硅集成电路是在称为圆片﹝wafer﹞的较大圆 形硅片上制造的。
硅的局部氧化工艺
以氮化硅作掩模，在下一步进行氧化前 将露出的硅有选择地腐蚀掉一部分， 减小硅的量，可是氧化后的表面与未氧化 的硅表面基本保持在同一平面
专用集成电路设计实验室
四川大学物理科学与技术学院
TYPICAL CMOS FABRICATION PROCESS
专用集成电路设计实验室
四川大学物理科学与技术学院
• 硅栅工艺：集成度高、速度快、芯片面积大大缩 小
专用集成电路设计实验室
四川大学物理科学与技术学院
• 器件的参数
– – – – – – – – – – – –
CMOS工艺技术 • 覆盖电容
• • • • • 结型二极管模型参数 结型电容模型参数 寄生电阻参数 温度效应参数 噪声模型参数
晶体管类型 阈值电压 器件的增益系数k 沟道长度调制系数： lambda 体效应因子 电子和空穴有效迁移率 击穿电压 泄漏电流 栅长L 栅氧化层厚度 扩散层的深度、浓度 阱深、浓度
专用集成电路设计实验室
四川大学物理科学与技术学院
专用集成电路设计实验室
四川大学物理科学与技术学院
专用集成电路设计实验室
四川大学物理科学与技术学院
文献阅读
• • • • 体硅MOS工艺在射频集成中应用 NMOS的CV特性仿真分析 FinFET的研究 TCAD器件仿真工具学习
专用集成电路设计实验室
专用集成电路设计实验室
四川大学物理科学与技术学院
氧化物隔离双极型结构和工艺
专用集成电路设计实验室
四川大学物理科学与技术学院
2.2.3 其他隔离工艺
• 深（浅）槽隔离工艺
– DTI：Deep Trench Isolation – STI：Shallow Trench Isolation
• 介质隔离工艺
• 文献阅读
– CSMC 0.5umCMOS工艺文件 – 保密协议，不要上传网上，否则会追究责任
专用集成电路设计实验室
四川大学物理科学与技术学院
学习要求
• • • • 理解等平面隔离工艺（LOCOS） 工艺过程与版图设计 元件结构 认识工艺复合图
专用集成电路设计实验室
四川大学物理科学与技术学院
Classification of Silicon Technology
四川大学物理科学与技术学院
典型的集成NPN管
• 放大管
– 模拟电路
• 开关管
– 数字电路
专用集成电路设计实验室
四川大学物理科学与技术学院
工艺复合图
专用集成电路设计实验室
四川大学物理科学与技术学院
PN结隔离工艺局限性
• 集成度低、器件面积大、闩锁效应 • 在高压、高频、抗核辐射的器件中不可用
封装和热阻
Polysilicon
Aluminum
专用集成电路设计实验室
四川大学物理科学与技术学院
MOSFET
• Metal Oxide Semiconductor Field Effective Transistor-MOSFET • 特点
– – – – – – – 制造工艺简单 成品率高 功耗低、体积小 输入阻抗高，可利用栅源电容进行动态存储 N沟MOS较P沟MOS速度快，但工艺复杂 CMOS输入阻抗更高、没有静态功耗 Voltage-controlled semi-conductor components
基本的隔离工艺
• 反偏PN结隔离 • 全介质的V型槽隔离 • 等平面的PN结-介质混合隔离
专用集成电路设计实验室
四川大学物理科学与技术学院
典型的PN结隔离TTL工艺过程概要
工艺名称 衬底材料 一次氧化 主要工艺参数 P型硅；厚度600微米 温度1100，4小时 厚度1微米 1225度，As2O3，结深6 微米，18小时 HF；60秒 N型硅，6微米 硼，1175度，2.5小时 硼扩散，980度 磷扩散，1000度，15分 钟
– 直径一般为100~300mm – 厚度约0.35~1.25mm – 一个规模较大的硅电路 每边大约1cm
• 在集成电路制造过程中， 圆片从抛光的裸表面开始 需要经过几千个步骤 现代CMOS工艺采用20-50层掩膜
专用集成电路设计实验室
硅圆片及其芯片部位
四川大学物理科学与技术学院
The MOS Transistor
– 铝栅工艺（栅电极为铝） – 硅栅工艺（栅电极为掺杂多晶硅）
专用集成电路设计实验室
四川大学物理科学与技术学院
基本CMOS工艺
• 基本步骤
– – – – – – 氧化层生长 热扩散 离子注入 沉积 光刻 外延生长
• 光刻版
– 完成定制在硅片上不同区域应用以上步骤
• 晶圆
专用集成电路设计实验室
四川大学物理科学与技术学院
专用集成电路设计实验室
四川大学物理科学与技术学院
集成电路加工的基本操作
• 形成某种材料的薄膜 • 在各种材料的薄膜上形成需要的图形 • 通过掺杂改变材料的电阻率或杂质类型
专用集成电路设计实验室
四川大学物理科学与技术学院
形成材料薄膜的方法
• 化学汽相淀积（CVD） • 物理汽相淀积（PVD） • 热氧化方法
– Si ＋ O2 －> SiO2
专用集成电路设计实验室
四川大学物理科学与技术学院
光刻和刻蚀形成需要的图形
专用集成电路设计实验室
四川大学物理科学与技术学院
正胶和负胶的差别
专用集成电路设计实验室
四川大学物理科学与技术学院
亮场版和暗场版的差别
专用集成电路设计实验室
四川大学物理科学与技术学院
掺杂改变材料的电阻率或杂质类型
• 工艺参数
1974年发表了按比例缩小理论（维持器件内 部的电场不变） 所有器件的尺寸都缩小 器件端电压也按同比例缩小 衬底掺杂浓度要按同样比例增大 器件的阈值电压不能严格按比例缩小 器件工作电流按比例缩小 电路工作速度按比例增大 集成度按比例的平方倍增大 动态功耗按比例的平方倍缩小
SiO2
专用集成电路设计实验室
四川大学物理科学与技术学院
NPN的spice模型
• .model npn2x1 npn IS=6.1E-18 NC=1.6000 VJC=.4 BF=195 MJC=.2 NF=1.0080 RE=60 CJS=123E-15 VAF=45 RB=600 VJS=.5 IKF=10.000E-3 RC=250 MJS=.1 ISE=1.300E-18 RBM=100 TF=10E-12 NE=1.9000 IRB=8E-6 XTF=25 BR=9 CJE=11.0000E15 VTF=2 VAR=1.6000 VJE=1 ITF=8.0000E-3 IKR=10.000E-3 MJE=.6 PTF=60 ISC=2.100E-18 CJC=16.0000E15 TR=1.0000E-9 • * FOR SPICE: NK=.57063
专用集成电路设计实验室
四川大学物理科学与技术学院
2.2 双极型IC的基本制造过程
• 硅平面工艺
– 在元器件间要做电隔离区
• 线性/ECL • TTL/DTL • STTL
– 元器件间自然隔离
• 主要应用于I2L
在制作双极型集成电路时先要在硅片上制作各自电绝缘的“隔离岛”
专用集成电路设计实验室
四川大学物理科学与技术学院
四川大学物理科学与技术学院
MOS晶体管的分类
专用集成电路设计实验室
四川大学物理科学与技术学院
MOS集成电路的工艺设计
• MOS集成电路由于其有源元件沟道的不同 、电路结构的不同分为PMOS、NMOS和 CMOS集成电路等 • 各种电路的制造工艺不尽相同 • 工艺设计：电学特性、工艺参数 • MOS集成电路根据栅电极的不同分类
专用集成电路设计实验室
四川大学物理科学与技术学院
MOS晶体管的结构
G
G 多晶硅 有源区 金属
S SiO
D
t ox
D SiO
2
n+
L
n+ xj
2
S
W
p-Si
版图
L
剖面图
沟道宽度W 栅氧化层厚度 Tox 源漏pn结结深xj
B
关键参数：沟道长度 L
衬底掺杂浓度 Nsub 实际尺寸的讨论？
专用集成电路设计实验室
四川大学物理科学与技术学院
分立器件和集成电路器件 的差别
专用集成电路设计实验室
四川大学物理科学与技术学院
P-N结隔离IC工艺
• 工艺流程：
衬底制备 隐埋氧化 隐埋光刻 隐埋扩散 外延淀积 隔离氧化 磷穿透扩散 在分布及氧化 基区扩散 基区光刻 基区氧化 隔离扩散 隔离光刻
发射区光刻
发射区生长
引线孔氧化 引线孔光刻
元件自然隔离
采用硅平面工艺
专用集成电路设计实验室
四川大学物理科学与技术学院
版图设计过程
• • • • • • 确定电路指标 工艺选择 划分隔离区 器件方案 计算机辅助 掩模板
专用集成电路设计实验室
四川大学物理科学与技术学院
IC的开发流程
• IC的开发包括电路设计、元件设计、IC设 计、IC工艺设计、IC制作和可靠性试验等 六个环节 • 设计规则：工艺流水线给出的一组几何参 数和一组电学参数。
• 常用掺杂方法
– 扩散-----高温过程 – 离子注入----常温下进行，注入后需要高温退火 处理 * 掺杂类型、掺杂浓度、结深
专用集成电路设计实验室
四川大学物理科学与技术学院
双极型半导体集成成电路的基本 制作过程
元件间需要制作电隔离区 工艺兼容
• TTL/DTL • STTL • ECL
• I2L
四川大学物理科学与技术学院
第二章 集成电路的基本制造工艺
专用集成电路设计实验室
四川大学物理科学与技术学院
• 360网盘
– micro_1@126.com – micro2013
• 四川大学课程中心
– http://cc.scu.edu.cn/G2S/Template/View.as px?action=view&courseType=0&courseId= 3208 集成电路原理 这学期建设中
铝淀积
反刻引线
中测 专用集成电路设计实验室
压焊块光刻
淀积钝化层
四川大学物理科学与技术学院
工艺设计讨论
• • • • • • 衬底材料的选择 N+埋层的作用 外延的设计 隔离区划分 基区的形成 发射区的简化
掌握工艺复合图和截面图
专用集成电路设计实验室
四川大学物理科学与技术学院
课堂讨论
• 下面版图的电路图形式？
• 塑料、黑陶瓷或金属-陶瓷 • 封装热阻和器件的最高结温（150度）
专用集成电路设计实验室
四川大学物理科学与Βιβλιοθήκη Baidu术学院
2.2.2 等平面隔离工艺
O2 SiO2
3 4
• 硅局部氧化法 Si N （LOCOS：Local Oxidation Silicon）
– 底部采用PN结隔离，侧壁采用介质隔 离 – 等平面I – 等平面II – U型槽隔离技术 – 改进掺杂方式：利用掺有所需杂质的多 晶硅作为电极材料
专用集成电路设计实验室
工艺名称 接触孔光刻 铝
主要工艺参数 衬底温度：800 滤层温度12000 12000度
掩埋层扩散 去氧化层 外延层 隔离扩散 基区 发射区
钝化
四川大学物理科学与技术学院
后续工序
• • • • • • • • 划片 贴片 压焊 封装 测试分类 筛选 成品测试 入库
专用集成电路设计实验室
硅栅工艺流程（图2.2-6）
• • • • 衬底的制备 形成阱区 场区氧化 光刻源、栅、漏区（ 有源区） • 栅氧化 • 淀积多晶硅 • 反刻多晶硅 • 源、漏扩散 • 低温淀积SiO2 • 磷处理（调整阈值电 压） • 刻接触孔 • 蒸铝 • 反刻铝 • 合金化
要求理解记忆工艺流程和剖面图 专用集成电路设计实验室
专用集成电路设计实验室
四川大学物理科学与技术学院
2.1 工艺技术
• 集成电路加工的基本操作 • 双极性工艺技术
– 隔离技术
• CMOS工艺技术
– P阱工艺 – N阱工艺 – 双阱工艺 – 三阱工艺 – 双极性晶体管工艺 – SOI工艺
专用集成电路设计实验室
四川大学物理科学与技术学院
硅基集成电路
• 平面工艺，多层加 工 • 以硅单晶片为单位 制作