8255资料

数据总线
CPU
中断响应信号 中断请求信号 地址
译 码 器
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
内容
9-1概述 9-2 8255A功能和结构 9-3 8255A的控制字和初始化编程 9-4 8255A的工作方式 9-5 8255A应用举例
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
8255A由以下几部分组成：
(1) 数据总线缓冲器
双向三态8位数据缓冲器，是与CPU数据总线的接口。
(2) 端口A、端口B、端口C
均是8位，各端口可设定为输入或输出端口。端口A和端口B 常作为独立的输入端口或输出端口。 端口C也可以作为输入端口或输出端口，但往往用来提供控 制和状态信息，配合端口A和端口B的工作。通过控制字 （方式字），端口C可分成两个上下两个4位端口，上下两 部分的传输方向独立设置。
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
8255A 有三个输入输出 端口： 端口A、端口B、 端口C。 每个端口都可通过编程 设定为输入端口或输出 端口，但有各自不同的 方式和特点。 端口C可作为独立端口 使用，但通常是配合端 口A和端口B的工作，为 这两个端口的输入输出 提供控制联络信号。
CPU如何对接口进行访问控制？怎样选择需要 访问的端口？ CPU通过什么方式了解接口的工作状态？ 接口如何与外设之间进行联络，怎样产生和识 别诸如 “数据有效” 、“准备好”等握手信号？ 如果接口与CPU之间采用中断方式，接口电路 如何提供中断控制电路？
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
可编程并行接口电路内部组成以及与CPU和外设 的连接示意图
并行接口电路
输出缓冲寄存器 读控信号 写控信号 复位信号 控制寄存器 状态寄存器 中断逻辑 并行输入数据 输入准备好 片 选 输入应答 输 入 设 备 输入缓冲寄存器 并行输出数据 输出准备好 输出应答 输 出 设 备
(5) 2Q (6) (9) (12) 3Q 4Q 5Q
6D (14) 7D (17) 8D (18) (11) G （选通）
(15) 6Q (16) 7Q (19) 8Q (1)
（a）内部结构
OE
（b）逻辑引脚图
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
2. 8位单向数据缓冲器/驱动器－74LS244
(17) B2 (16) (15) (14) B3 B4
A6 (7) A7 (8) A8 (9) (1) DIR
(13) B6 (12) B7 (11) B8
(19) _ G
（a）内部结构
（b）逻辑引脚图
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
采用上述简单接口芯片构造并行接口时， 必须解决如下一些问题：
9-3 8255A的控制字和初始化编程
1、方式选择控制字
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
方式选择控制字的写入端口为A1A0＝11 控制字D7＝1为控制字的标志位
例：假定要求8255A的各个端口工作于如下方式：
端口A——方式0，输出； 端口B——方式0，输入； 端口C的高4位——方式0，输出； 端口C的低4位——方式0，输入。 则方式选择控制字应为：10000011B（83H）。 假如8255A 的控制口地址为28BH，以下指令可以完成 8255A的初始化 MOV DX，28BH MOV AL，83H OUT DX，AL； 将方式选择控制字写入控制口
PA7～PA0： 端口A数据信号。 PB7～PB0： 端口B数据信号。 PC7～PC0： 端口C数据信号。
(3) 与CPU相连的共14条： 14
D7 ～ D0——8位双向数据线，与系统的8位数据总 —— 线相连；在8086系统，8255A的D7～D0通常是接 在16位数据总线的低8位上。
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
1. 8位数据缓冲器/锁存器－74LS373
1D (3) D G 2D (4) 3D 4D 5D (7) (8) (13) Q (2) 1Q 1D 2D 3D 4D 5D 6D 7D 8D G OE 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q
RESET——复位信号，高电平有效。当RESET信号 —— 有效时，所有内部寄存器都被清除，3个数据端口被 自动设置为输入端口。 CS ——片选信号，低电平有效。 —— RD——读信号，低电平有效。 —— WR——写信号，低电平有效。 A1 、 A0——端口选择信号。8255A内部共有4个端 —— 口（即寄存器），其中 3个是数据端口（端口A、端 口B、端口C），1个是控制端口。
9-2 可编程并行接口芯片Intel 8255A
Intel 8255A是一个为Intel8080和8085微机系统 设计的通用可编程并行接口芯片，由于采用了通 用设计，现已成为应用最广泛的可编程8位并行接 口芯片。 8255A的封装形式有多种，其中包括40脚的DIP 封装。 8255A采用单一＋5V电源，全部输入输出 与TTL电平兼容。 用8255A连接外部设备时，通常不需要再附加其 它电路，给使用带来很大方便。
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
方式0的输入时序
在RD信号出现时，端口必须有数据（输入无锁存）。 自RD信号有效，经过tRD时间后端口数据才出现在数 据总线D7～D0上，此前D7～D0上为无效数据。
(3) A组控制和B组控制 (4) 读写控制逻辑
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
内容
9-1概述 9-2 8255A功能和结构 9-3 8255A的控制字和初始化编程 9-4 8255A的工作方式 9-5 8255A应用举例
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
0 0 1 1
0 1 0 1
1 1 1 1
0 0 0 0
0 0 0 0
数据总线 端口A 数据总线 端口B 数据总线 端口C 数据总线 控制字寄存器 无操作情况
X 1 X
X 1 X
X 0 1
X 1 1
1 0 0
数据总线为三态（高阻） 非法操作（不能读状态口） 数据总线为三态（高阻）
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
三、可编程并行接口
可编程并行接口电路通常应包括以下5个组成部分：
(1)两个或两个以上具有缓冲能力的数据寄存器。 (2)可供CPU访问的控制及状态寄存器。 (3)片选和内部控制逻辑电路。 (4)与外设进行数据交换的控制与联络信号线。 (5)与CPU之间的中断控制电路。
典型的可编程并行接口及其与CPU和外设的连接 示意图如图所示。
（a）内部结构
（b）逻辑引脚图
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
3. 8位双向数据缓冲器/驱动器－74LS245
A1 (2) (18) A2 (3) A3 A4 A5 (4) (5) (6) B1 A1 A2 A3 A4 B5 A5 A6 A7 A8 _ G DIR B1 B2 B3 B4 B5 B6 B7 B8
方式0提供两个8位端口（A口和B口）和两个4位 端口（PC7～PC4，PC3～PC0），任何一个端 口都可用做输入或输出（单向），由CPU通过简 单的I/O指令实现端口数据的读/写操作。 一般用于无条件传送的场合，也可以用做查询式 传送。 习惯上将A口和B口作为数据口，将C口作为控制 输出和状态输入口。
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
2、C口置位（置1）／复位（置0）命令字
用以实现对端口C按位进行置1/置0操作，用以产生所 需的控制信号。 写入端口也是A1A0＝11，格式如下：
0
D6 D5 D4 D3 D2 D1 D0
1: 置1 0: 置0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7
x
x
无关
x
C口置位/复位 命令字标识
位选择
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
（接上例）：在8255A完成初始化以后，需要在端 口C的PC6产生一个正脉冲信号，程序片段如下： ……
MOV DX，28BH MOV AL，0DH OUT DX，AL NOP NOP MOV AL，0CH OUT DX，AL …… PC6 ；写入端口仍然为控制口 ；ODH＝00001101B，PC6置1 ；置位复位命令字写入控制口 ；延时，控制脉冲宽度 ；根据需要选择NOP次数 ；0CH＝00001100B，PC6置0 ；置位复位命令字写入控制口
第九章 可编程并行接口
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
内容
9-1 概述 9-2 8255A功能和结构 9-3 8255A的控制字和初始化编程 9-4 8255A的工作方式 9-5 8255A应用举例
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
___ (1) 1G (2) 1A1 1A2 (4) 1A3 (6) 1A4 (8) 2A1 (11) (13) 2A2 (15) 2A3 2A4 (17) ___ (19) 2G (18) 1Y1 (16) 1Y2 (14) 1Y3 (12) 1Y4 (9) (7) (5) (3) 2Y1 2Y2 2Y3 2Y4 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 1G 2G 1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
Intel 8255A内部结构
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
8255A芯片的40条引脚，大致可分为三类：
(1) 电源与地线共2条： Vcc、GND。 (2) 与外设相连的共24条： 24
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
内容
9-1概述 9-2 8255A功能和结构 9-3 8255A的控制字和初始化编程 9-4 8255A的工作方式 9-5 8255A应用举例
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
百度文库
1．方式0——基本输入／输出方式
9-1 概述
一、并行传输
在计算机和数据通信系统中，有两种基本的数据 传送方式，即串行数据传送方式和并行数据传送 方式，也称串行通信和并行通信。 并行通信 数据在单条一位宽的传输线上按时间先后一位一 位地进行传送，称为串行传送；数据在多位宽的 串行传送 传输线上各位同时进行传送，称为并行传送。 并行传送 和串行传送相比，在同样的时钟速率下，并行传 送的数据传输率较高。并行通信适用于信息传输 率要求较高，而传输距离较短的场合。 率要求较高 传输距离较短的场合
CS、RD、WR、A1、A0 这五个信号的组合决定了对三 个数据端口和一个控制端口的读写操作，如下表所示。
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系 A1 0 0 1 A0 0 1 0 RD 0 0 0 WR 1 1 1 CS 0 0 0
输入操作（读） 端口A 数据总线 端口B 数据总线 端口C 数据总线 输出操作（写）
中国科学技术大学电子工程与信息科学系 中国科学技术大学电子工程与信息科学系
二、简单的并行接口电路（复习）
在输入输出接口电路中，经常要对所传送的信号 进行缓冲、驱动和锁存。 能实现这种功能的接口芯片通常是简单的数据锁 存器、缓冲器以及双向总线收发器等。 存器、缓冲器以及双向总线收发器 以前曾介绍过的三种简单输入输出接口芯片均能 够实现并行通信接口。三种芯片分别是： 锁存器74LS373； 缓冲器74LS244； 数据总线收发器74LS245。 74LS245