锁存器和触发器的初态和次态和波形图绘制专业知识讲座

0 G1
R
≥1
01
Q
0
G1
R
≥1
11
Q
G2 ≥1 S
Q0
1
若初态 Q n = 0
G2 ≥1 S
1
Q
0
若初态 Q n = 1 7
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
R=1 、 S=0
无论初态Q n为0或1，锁存器的次态为0态。 信号消失后 新的状态将被记忆下来。
3）工作波形(设初态为0）
SS Q
S R Qn
Q n1
RR Q
00 0
0 S0 1 0 0 0 10
00 1 01 0
1
0 R0 0 0 1 0 0 0
01 10 10 11 11
1
0Q
0
1Q
1
1
0 不确定
1 不确定
不变 置1 不变 置0 不变 置1 不变
11
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
4）用与非门构成的基本SR锁存器
、
a.电路图
b.功能表
c.国标逻辑符号
S
≥1
RS Q Q
Q
S
1 1 不变 不变
S
Q
≥1
R
Q
10 1 0
RR
01 0 1
Q
00
不 定
不定
约束条件: S +R = 1
即：S R = 0
12
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不
当之处，请联系本人或网站S 删除。S
电路的初态与次态
初态：R、S信号作用前Q端的状态.
初态用Q n表示。
次态：R、S信号作用后Q端的状态.
次态用Q n+1表示。
5
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
1) 工作原理
R=0、S=0
无论初态Q n为0或1，锁存器的状态不变
R
2）逻辑符号与逻辑功能
逻辑功能表
SR
Qn
Q n1
SS Q
00
0
00
1
0 不变
1
RR Q
01
0
S为置1端，R为置0端， 0 1
1
且都是高电平有效
10
0
10
1
0 置0
0
1
置1
1
11
0
不确定 状态
11
1
不确定 不确定
10
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
G1
1
Q
反馈
G2
1
Q
电路有两个互补的输出端
Q端的状态定义为电路输出
状态。
3
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不
5.1.2 双稳态当存之储处，单请元联系本人或网站删除。
1、电路结构
——电路具有记忆1位二进制数据的功能。
2、逻辑状态分析
G1
如Q=1
G 1 如Q=0
V I1 1
V O1 Q 1 1
V I1 1
V O1 Q 0 0
1 V I2
G2
Q0 V O2
1 V I2
G2
Q1 V O2
4
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
5.2 锁存器
5.2.1 SR 锁存器
1. 基本SR锁存器
G1
R
≥1
Q
G2
≥1
S
Q
1 G1
R
≥1
G2 ≥1 S
1
0 10
Q
Q
0
锁存器的输出既不是0态，也不是1态
当S、R 同时回到0时，由于两个与非
门的延迟时间无法确定，使得锁存器 最终稳定状态也不能确定。
约束条件: SR = 0
9
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
5）应用举例
+5V
---去抖动电路
R
开关闭合时
t0
vO
t1
vO
+5V
t0
开关断开时
t1
t
14
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
+5V
100k

S
A S
B
100k
R
+5V
S
12≥70
4
H
C
T
0 Q
1
≥ 1
R
去抖动电路工作原理
开关起始状态:接B, R = 0 S =1 Q=0 悬空时 R =X S =1 Q不变 开关接A时振动,Q=1
Q
画工作波形
RR
Q
功能表
S
1 0 1 01 1 10 1
RS Q Q
R1 1 1 1 1 0 1 0 1
1 1 不变 不变 10 1 0 Q
01 0 1
00
不 定
不定
不变 置1 不变 置1不变 置0 不变
不定
13
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不
当之处，概请联述系本人或网站删除。
1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅 与该当前的输入信号有关，而且与此前电路的状态有关。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
改变状态。
CP
触发器---对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 CP 的变化瞬间改变状态。
2
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
5.1 双稳态存储单元电路
5.1.1 双稳态的概念 介稳态
稳态
稳态
0
1
双稳态存储单元电路
开关转接A, R = 1 S =0 Q=1
S悬空时S =X R =1 Q不变
开关接 B振动
Q
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
1
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
2、锁存器与触发器
ቤተ መጻሕፍቲ ባይዱ
共同点：
具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个
锁存器或触发器能存储一位二进制码。
不同点：
E
锁存器---对脉冲电平敏感的存储
E
电路，在特定输入脉冲电平作用下
0 G1
≥1
11
Q
R
0 G1
≥1
00
Q
G2 ≥1 S
0
0
Q
若初态 Q n = 1
G2 ≥1 S
0
Q
1
若初态 Q n = 0
6
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
R=0、S=1
无论初态Q n为0或1，锁存器的次态为为1态。 信号消失
后新的状态将被记忆下来。
1 G1
R
≥1
10
Q
1 G1
R
≥1
00
Q
G2 ≥1 S
0
Q
01
若初态 Q n = 1
G2 ≥1 S
0
Q
11
若初态 Q n = 0
8
本文档所提供的信息仅供参考之用，不能作为科学依据，请勿模仿。文档如有不 当之处，请联系本人或网站删除。
S=1 、 R=1 无论初态Q n为0或1，锁存器的次态 Q 、n Q n 都为0 。