计数器(讲课比赛)

13
12
2C P 2Q 0 2Q 1 2 2Q 2 2C R 2Q 3
11 10
9 8
74HC/HCT393的逻辑符号 的逻辑符号
第6章 时序逻辑电路
异步二进制减 异步二进制减计数 器与加 器与加计数器在电路连 接上有什么不同？ 接上有什么不同？
如何用D或JK触 如何用 或 触 发器设计一个3位异步 发器设计一个 位异步 二进制减计数器？ 二进制减计数器？
1
0
Q1
0
0
0
0
1
0
0
1
0
0
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
1
1
1
1
1
1
1
0
0
0
Q2 0
Q3 0
f Q0
1 = f CP 2
f Q1
1 f CP = 4
fQ2
1 f CP = 8
f Q3
1 f CP = 16
计数器不仅可以计数，也可作为分频器。 计数器不仅可以计数，也可作为分频器 分频器 因各触发器不是同时翻转， 因各触发器不是同时翻转，而是逐级脉动翻转实现计数进 位的，故亦称为纹波计数器 纹波计数器。 位的，故亦称为纹波计数器。
数据输入端
CEP
1
& 1 = & = & = & =
0
PE
1
1 &
1
&
0
& ≥1 F F1 1D Q C1 Q R & & ≥1 & & ≥1 F F3 1D Q C1 Q R &
并行置数使能端
D0
≥1
0
FF 0 1D Q C1 Q R
2选1数据选择器 选 数据选择器
CP CR 1 1
D0
F F2 1D Q C1 Q R
第6章 时序逻辑电路
1. 二进制计数器
的计数器， 是触发器的个数。 二进制计数器是指 M=2n 的计数器，n是触发器的个数。
(1) 异步二进制计数器
① 4位异步二进制加计数器的工作原理 位异步二进制加计数器的工作原理
FF0 CP CR 1 1 ＞C R Q0 Q0 1 Q0 FF1 ＞C R Q1 Q1 1 Q1 FF2 ＞C R Q2 Q2 1 Q2 FF3 ＞C R Q3 Q3 1 Q3
第6章 时序逻辑电路
1. 同步二进制减计数器 同步二进制减 与加计数器在电路连接 上有什么不同？ 上有什么不同？
2. 如何用 或JK触发 如何用D或 触发 器设计一个4位二进制 器设计一个 位二进制 同步减计数器？ 同步减计数器？
课外练习
第6章 时序逻辑电路
② 典型集成电路
74LVC161是一种典型的高性能、低功耗CMOS 4位同步 是一种典型的高性能、低功耗 是一种典型的高性能 位同步 二进制加计数器，它可在 电源电压范围内工作。 二进制加计数器，它可在1.2~3.6V电源电压范围内工作。它的 电源电压范围内工作 工作速度很高，典型延迟时间仅 工作速度很高，典型延迟时间仅3.9ns，最高时钟工作频率可 ， 达200MHz。 。
第6章 时序逻辑电路
TC=CETQ3Q2Q1Q0
ห้องสมุดไป่ตู้
74LVC161的典型时序图 的典型时序图
CR PE D0 D1 D2 D3 CP CEP CET Q0 Q1 Q2 Q3 TC
异步清零同步预置
计数
保持
第6章 时序逻辑电路
1. 如何用 如何用74LVC161构 构 成模28的同步二进制加 计数器？ 计数器？
D0
1
&
异步清零端 第6章 时序逻辑电路
1 Q1
1 Q2
1 Q3
1 TC
D0
Q0
进位输出端
4位二进制同步计数器 位二进制同步计数器74LVC161内部逻辑图 位二进制同步计数器 内部逻辑图
D0 D1 1 D2 1 D3 1
1 1
CET
1
1
计数使能端
CEP 1
1
&
0 1
1 = & & &
1
Q0
=
Q1Q0
1 1 CP 1Q 0 1Q 1 1 1Q 2 1C R 1Q 3 3 4 5 6
2
1. 若 f1cp=20MHz，这个频率 ， 的计数器1是否太快 对393的计数器 是否太快？ 的计数器 是否太快？ 2. 1Q3的输出频率是多少？ 的输出频率是多少？ 3. 若想对时钟输入进行 若想对时钟输入进行128 分频，如何实现？ 分频，如何实现？
0 1 0 1
1 1 0 1
0 0 1 1
1 0 1 1
0 1 1 1
1 1 1 1
0 0 0 4tpd 0
异步计数脉冲的要求： 异步计数脉冲的要求： TCP >> N tpd
第6章 时序逻辑电路
② 典型集成电路
中规模集成电路74HC/HCT393中集成了两个4 中规模集成电路74HC/HCT393中集成了两个4位异步二进 74HC/HCT393中集成了两个 制计数器。 5V、25℃工作条件下 74HC/HCT393中每级 工作条件下， 制计数器。在 5V、25℃工作条件下，74HC/HCT393中每级 触发器的传输延迟时间典型值为6ns。 触发器的传输延迟时间典型值为6ns。 6ns
Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0
进位输出
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
Q0在每个 都翻转一次 在每个CP都翻转一次 Q1仅在 0=1后的下一个 仅在Q 后的下一个 后的下一个CP 到来时翻转 仅在Q Q2仅在 0=Q1=1后的下一个 后的下一个 CP到来时翻转 到来时翻转 Q3仅在 0=Q1=Q2=1后的下 仅在Q 后的下 一个CP到来时翻转 一个CP到来时翻转
课程名称： 课程名称：数字电路 授课内容： 授课内容：6.5.2 计数器 授课教师： 授课教师：
第6章 时序逻辑电路
6.5.2 计 数 器
教学目标： 教学目标：
1. 理解计数器的概念、分类； 理解计数器的概念、分类； 2. 理解异步二进制计数器的工作原理和结构特点； 理解异步二进制计数器的工作原理和结构特点； 3. 掌握同步二进制计数器的工作原理和设计思想； 掌握同步二进制计数器的工作原理和设计思想； 4. 掌握典型集成计数器 掌握典型集成计数器74LVC161的逻辑功能； 的逻辑功能； 的逻辑功能 5. 掌握用集成计数器构成十进制和任意进制计数器的方法 掌握用集成计数器构成十进制和任意进制计数器的方法.
2. 如何用 如何用74LVC161 构成同步十二进制 十二进制加 构成同步十二进制加 计数器？ 计数器？
课外练习
第6章 时序逻辑电路
第6章 时序逻辑电路
第6章 时序逻辑电路
如考虑每个触发器都有1t 的延时，电路会出现什么问题？ 如考虑每个触发器都有 pd的延时，电路会出现什么问题？
1 CP Q0 0 Q1 0 Q2 0 Q3 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 2 3 4 5 6 7 8 9 1tpd 0 1 2tpd 0 0 3tpd 0 0 4tpd 1 1 10 11 12 13 14 15 16
=
Q2Q1Q0
=
1
PE
1
1 &
0
&
1
& ≥1 FF 0 1D Q C1 Q R F F1 1D Q C1 Q R & & ≥1 & & ≥1 F F3 1D Q C1 Q R &
并行置数使能端
0
≥1
2选1数据选择器 选 数据选择器
CP CR 1 1
F F2 1D Q C1 Q R
&
1 Q0
1 Q1
1 Q2
每个CP↓到来，FF0翻转一次；Q0由1→0时，FF1翻转； 到来， 翻转一次； 翻转； 每个 到来 时 Q1由1→0时，FF2翻转；Q2由1→0时，FF3翻转。 翻转； 翻转。 时 时
第6章 时序逻辑电路
1 CP
Q0 0 1
2
3
4
5
6
7
8
9
10
11
12
13
14
15 16
0
1
0
1
0
1
0
1
0
1
0
1
0
第6章 时序逻辑电路
6.5.2
概 述
计数器
计数器的逻辑功能
计数器是用来实现累计电路输入时钟脉冲个数的时序逻 辑电路。它也可用于分频、定时、 辑电路。它也可用于分频、定时、产生节拍脉冲和脉冲序列 等。
计数器的分类: 计数器的分类:
•按状态转换时刻不同，分为同步和异步计数器 按状态转换时刻不同， 按状态转换时刻不同 •按计数数值增减不同，分为加法、减法和可逆计数器 按计数数值增减不同，分为加法、 按计数数值增减不同 •按进位制不同，分为二进制和非二进制计数器 按进位制不同， 按进位制不同 计数器的容量也称为模，一个计数器的状态数等于其模数(M )。 计数器的容量也称为模 一个计数器的状态数等于其模数(M )。
L H H H × L × H × × L H ↑ × × ↑ D3 × × ×
D0 Q3 Q2 Q1 Q0 TC × L L L D0 D3 D2 D1 D0 × × × 保 持 保 持 计 数
＃ ＃ ＃ ＃
时为H,其余为 注：＃表示满足 ：＃表示满足TC=1时为 其余为 。 表示满足 时为 其余为L。
第6章 时序逻辑电路
4位二进制加计数器状态表 位二进制加计数器状态表
计数顺序
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
4位二进制计数器状态表 位二进制计数器状态表
电路状态
Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
(其中 i = 1,2, L N − 1)
第6章 时序逻辑电路
4位二进制同步加计数器时序图 位二进制同步加计数器时序图
CP
Q0
Q1 1tpd
Q2
Q3
同步二进制计数器输出状态比异步二进制计数器稳定， 同步二进制计数器输出状态比异步二进制计数器稳定，并且 其工作速度一般高于异步计数器。 其工作速度一般高于异步计数器。
T0 = 1
T1 = Q0 T 2= Q1Q0 T3 = Q2Q1Q0
第6章16 时序逻辑电路
4位二进制同步加计数器的一种实现方案： 位二进制同步加计数器的一种实现方案： 位二进制同步加计数器的一种实现方案
CE 1
计数使能端
1 T0 & T1 & T2 & T3
CE=0 保持不变 CE=1 计数
= FF0 Q0 1D C1 CP Q0
4位二进制同步加计数器： 位二进制同步加计数器：
T0 = 1 T1 = Q T3 = Q
0 0 0
T2 = Q 1 ⋅ Q
2
⋅Q1 ⋅Q
推广到N 位同步二进制加计数器： 推广到 位同步二进制加计数器：
T0 = 1 Ti = Qi −1 ⋅ Qi − 2 LQ1Q0 = ∏ Q j
j =0 i −1
CP D3 D2 D1 D0 CET CEP 74LVC161 CR Q3 Q2 Q1 Q0
＞ ＞ ＞ ＞ ＞ ＞ ＞ ＞
PE TC
74LVC161 逻辑符号
第6章 时序逻辑电路
4位二进制同步计数器 位二进制同步计数器74LVC161内部逻辑图 位二进制同步计数器 内部逻辑图
D0 CET 1 1 D1 1 D2 1 D3 1
课外练习
第6章 时序逻辑电路
（2）同步二进制计数器 ）
① 工作原理
& & FF Q1 1J C
1
1J
FF
FF Q0 1J
＞C1
＞C1
1K
＞C1
Q1 1K
Q2
CP
1K
Q0
Q2
3位同步二进制加计数器逻辑图 位同步二进制加计数器逻辑图 所有触发器的时钟脉冲输入端都接到同一时钟脉冲源， 所有触发器的时钟脉冲输入端都接到同一时钟脉冲源， 同一时钟脉冲源 当计数脉冲边沿到来时，根据当前计数器状态，利用组合逻 当计数脉冲边沿到来时，根据当前计数器状态，利用组合逻 辑电路控制，使所有应翻转的触发器同时翻转。 辑电路控制，使所有应翻转的触发器同时翻转。 控制
1 Q3
1 TC
第6章 时序逻辑电路
TC=CETQ3Q2Q1Q0
74LVC161逻辑功能表 逻辑功能表
输 清 零
CR
入 时 钟 预置数据输入 D2 × D2 × × × D1 × D1 × × ×
输 出 计 数 进 位 L L
预 置
使能
L H H H H
PE CEP CET CP D3 × × × × ×
= FF1 Q1 1D C1
= FF2 Q2 1D C1
= FF3 Q3 1D C1
T触发器
Q1
Q2
Q3
T = CE 0
1 0 第6章 时序逻辑电路
T2= Q1Q0 ⋅ CE = Q Q ⋅ CE ， 1 0 T = Q2Q1Q0 ⋅ CE = Q Q Q ⋅ CE 3 2 1 0
T = Q ⋅ CE = Q ⋅ CE 0