计算机组成原理复习题

1.请说明指令周期、机器周期、时钟周期之间的关系。

2.请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？

3.请说明程序查询方式与中断方式各自的特点。

4.简要描述外设进行DMA操作的过程及DMA方式的主要优点。

5.什么是闪速存储器？它有那些特点？

6.集中式仲裁有几种方式？画出计数器定时查询方式的逻辑结构图，说明其工作原理。

有三种方式：链式查询方式，计数器定时查询方式，独立请求方式。

计数器定时查询方式逻辑结构图如下：

图B 6.6

7.在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的

执行时间最长？哪类指令的执行时间最短？为什么？

寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

8.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻

辑框图。

存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。

图C1.1

9.提高存储器速度可采用哪些措施，请说出至少五种措施。

措施有：采用高速器件，采用cache （高速缓冲存储器），采用多体交叉存储器，采用用双端口存储器，采用相联存储器，加长存储器的字长。

10.若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地

址范围内寻找，画出该机器的指令格式。

操作码需用6位，操作数地址码需用10位。格式如下

6 10 10 10

OP D1 D2 D3

OP:操作码6位

D1：第一操作数地址，10位

D2：第二操作数地址，10位

D3：第三操作数地址，10位

11.举例说明存储器堆栈的原理及入栈、出栈的过程。

所谓存储器堆栈，是把住存储器的一部分用作堆栈区

入栈操作可描述为（A）→M SP,(SP-1)→SP

出栈操作可描述为（SP+1）→SP,(M SP)→A

12.现有一64K×2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线

和数据线引脚的数目，使两者之和最小。并说明有几种解答。

1.设地址线x根，数据线y根，则

2x·y=64K×2

若 y=1 x=17

y=2 x=16

y=4 x=15

y=8 x=14

因此，当数据线为1或2时，引脚之和为18

共有2种解答

13.已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组

成该机所允许的最大主存空间，并选用模块条形式，问：

1.若每个模块条为32K×8位，共需几个模块条？

2.每个模块条内有多少片RAM芯片?

3.主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种

译码器？

(218×8）/（32k×8）=8，故需8个模块

(32k×8）/（4k×4）=16，故需16片芯片

共需8×16=128片芯片

为了选择各模块，需使用3:8译码器

即3根地址线选择模条。

14.试说明总线结构对计算机系统性能的影响。

2.(1）最大存储容量

单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。

双总线系统中，存储容量不会受到外围设备数量的影响

（2）指令系统

双总线系统，必须有专门的I/O指令系统

单总线系统，访问内存和I/O使用相同指令

（3）吞吐量

总线数量越多，吞吐能力越大

15.CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200

次。已知cache存取周期为40ns，主存存取周期为160ns。求：

1．cache 命中率H，

2．Cache/主存系统的访问效率e，

3．平均访问时间Ta。

解：①命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96

②主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4

访问效率：

ｅ＝１／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］

＝８９.３℅

③平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ

16.指令格式如下所示，其中OP 为操作码，试分析指令格式特点。

18 12 10 9 5 4

解：

（1）单字长二地址指令。

（2）操作码字段OP可以指定27=128条指令。

（3）源寄存器和目标寄存器都是通用寄存器（可分别指定32个），所以是RR型指令，

两个操作数均存在寄存器中。

（4）这种指令结构常用于算术逻辑类指令。

17.已知某16位机的主存采用半导体存贮器，地址码为18位，若使用8K×8位SRAM芯片

组成该机所允许的最大主存空间，并选用模块板结构形式。问：

（1）若每个模板为32K×16位，共需几个模块板?

（2）每个模块内共有多少片RAM芯片?

（3）主存共需多少RAM芯片？CPU如何选择模块板？

解：（1）由于主存地址码给定18位，所以最大空间为218=256K，主存的最大容量为256K。

现在每个模块板的存贮容量为32KB，所以主存共需256KB/32KB=8块板。

（2）每个模块板的存贮容量为32KB，现用4K×4位的SRAM 芯片。每块板采用位

并联与地址串联相结合的方式：即用2片SRAM芯片拼成4K×8位（共8组），用地

址码的低12位（A0 ~ A11）直接接到芯片地址输入端，然后用地址码的高3位（A14 ~ A12）

通过3：8 译码器输出分别接到8组芯片的片选端。

共8×2=16个S RAM

（3）根据前面所得，共虚8个模板，每个模板上有16片芯片，故主存共需8×16=128

片芯片（SRAM）。

CPU选择各模块板的方法是：各模块板均用地址码A0 ~ A14译码，而各模块的选择用

地址码最高三位A17，A16，A15通过3：8译码器输出进行选择。

18.某16机机器所使用的指令格式和寻址方式如下所示，该机有20