(b )中,A 的频率比B 的频率高,所以Q A 有脉冲输出而Q B 没有.
根据对称性,如果A 相位滞后于B 或A 的频率比B 的频率小,那么Q B 有脉冲输出而Q A 没有.因此,
Q A 和Q B 的支流分量提供了<
A -<
B 或ΞA -ΞB 的相关信息.电路的具体实现
由两个边沿触发、带复位的D 触发器组成,触发器的D 输入端都接逻辑“1”.输入A 、B 作为触发器的时钟.如果Q A 和Q B 的起始值都为0且A 由低变高,则Q A 输出高电平.接着如果B 也从低到高,于是Q B 也输出高电平,则与门使两个触发器置位.也就是说均为上升沿触发,且Q A 与Q B 之间的差值能正确的表示输入的相位差或者频率差.
D 触发器使用的是R S 锁存器交叉耦合,分别响应CK 和R eset 的上升沿
.如图3
.电路仿真结果
仿真环境为Cadence Sp ectre 4.4.5.
输入A 、B 为5v 方波,输入A 频率为50KH z ,输入B 频率为55.5KH z ,输入B 较输入A 延迟时间为?
911? 第4期黄 瑞等:锁相环用C M O S 鉴频鉴相器及电荷泵的实现
1u s ,仿真时间为150u s .仿真结果见图4.
从仿真结果可以看出,当输入A 、B 具有不同频率和不同相位时,输出Q A 、Q B 分别与各种情况对应.图5 PF D 和电荷泵结构图F ig 5 PF D &CP d i agram
电荷泵(CP )的设计及实现
电荷泵工作原理
电荷泵由两个带开关的电流源组成,根据两个逻辑输
入信号来决定:是将电荷泵入到环路滤波器还是将电荷从环路滤波器中泵出[2].如图5.
这个带电荷泵的PFD 驱动一个电容.这个电路有三
个状态.
如果Q A =-Q B =0,那么开关S 1和S 2都断开,输出
保持不变;如果Q A 为高而Q B 为低,则I 1对电容充电;相
反,如果Q A 为低Q B 为高,则电容通过I 2放电.
对应于上面提到的PFD 工作方式,即如果输入A 超
前于输入B ,则Q A 产生连续脉冲,I 1对电容连续充电.
电路的具体实现在PFD 电路后加入一对NM O S 、PM O S 管作为开关
.Q A 要经过一级反向,这样当Q A 变高时,PM O S 管才可以导通.动作方式如工作原理所述,Q A
和Q B 的输出脉冲分别控制PM O S 和NM O S 的导通,从而提供电容充放电电流.如图5.
电路仿真结果
仿真环境为Gadence Sp ectre 4.4.5.
输入A 、B 为5v 方波,输入A 频率为100KH z ,输入B 频率为111KH z ,输入A 较输入B 延迟时间为2u s ,仿真时间为100u s .仿真结果见图6.
图6 仿真结果
F ig 6 The result of si m ula tion
初始时V a 相位超前于V b ,V aou t 有脉冲输出,PM O S 导通,电容电压升高;
两个周期后由于V b 频率高于V a ,则V bou t 有输出,NM O S 导通,电容电压降低.
结果分析及改进
以上论述中,输出逻辑动作符合原理分析,既能检测输入和输出的跳变,检测相位差或者频率差,并相应的启动电荷泵.PM O S 与NM O S 管充放电电流最大为10u 左右.电容充放电基本由2.5v ～5v ,5v ～
2.5v ,充放电时间由R 、C 决定
.引入电流镜
由上面仿真结果看,由于门电路的延时和毛刺不可避免,PFD 的输出Q A 、Q B 在一段很短的时间之内?021? 南开大学学报(自然科学版)第37卷
将同时为高,这样电荷泵PM O S 及NM O S 将同时开启对后端电容充放电,引起电路不确定性.所以考虑尽量减小由于毛刺带来的在很短时间内电荷泵输出电流的变化带来不确定的影响,在M O S 管做开关的基础上引入电流源,使得电荷泵对电容的充放电电流相等,则在很短的脉冲期间,流过PM O S 的电流完全流过NM O S ,没有电流对电容充放电.仿真中电流源采用镜像电流源,接理想电流源.具体电路见图9.
采用电流源的另一个好处在于,如果对电容的充放电电流恒定,就可以近似的认为电容上的电压波形斜率是个常数,则V ou t 和输入的相位差?Υ之间就可以近似认为呈线性关系,可以近似认为PFD CP
L PF 这个组合是个线性系统,有助于理论分析[3].
即当PFD 的两个输入相位或者频率相差不大的时候,相位差 频率差引起电荷泵作用,PM O S
NM O S 工作在饱和区,则为电容充电
放电的电流恒定,电容上电压与相位差 频率差呈线性关系,控制V CO ,整个系统呈线性关系
.引入延迟电路
如图5电路所示,由于电路结构问题,Q A 后端接一个反相器而Q B 没有,这样就会导致Q A 和Q B 打开其各自的开关存在延时不同.电荷泵向环路滤波器注入的净电流会有+I 和-I 的跳跃,如图7.为了消除这个影响,考虑在Q B 的输出与NM O S
的栅极之间插入一个互补传输门,使延迟时间相等,如图8.
最终电路图总结如下:
它是由鉴频鉴相器、反相器、传输门、电荷泵及电容组成.
后端接入压控电压源(V CV S ),以便于后端向环路中低通滤波器输出.
图9 C MOS 锁相环鉴频鉴相器和电荷泵整体电路
F ig 9 The Sche ma tic of C MOS PF D &CP i n PLL
?121? 第4期黄 瑞等:锁相环用C M O S 鉴频鉴相器及电荷泵的实现
结束语
由于锁相环技术具有很多优良特性,它可以用于频率合成与交换、自动频率调谐跟踪、模拟和数字信号的相干解调、AM 波信号的同步检波、
数字通信中的同步提取、锁相稳频、锁相倍频与分频、锁相FM (PM )调制与解调等技术中.如今,锁相环的应用已经遍及无线电领域,从空间探测、雷达、导航、通信、计算机、激光到电讯仪表.在近年,移动通信技术迅速发展,PLL 更是其中不可缺少的重要部分.
本文介绍了鉴频鉴相器(PFD )的设计方法、并给出在Cadence sp ectre 仿真环境下的仿真结果及其改进方法.鉴频鉴相器在锁相环路中起到重要的鉴频鉴相功能,直接影响着环路工作的准确性及精度,是环路设计的关键.
参考文献
1 Gardner F M .Charge 2Pump Phase 2L ocked L oop s [J ].IE E E T ransactions on Co mm un ica tions ,1980COM 228:1849
～1859.
2 B row n J I .A D igital Phase and F requency Sen sitive D etecto r [J ].P roc of IE E E ,1971,717～718.
3 Ro land E .Best Phase 2L ocked L oop s D esign ,Si m u lati on ,and A pp licati on s [M ].N ew Yo rk :T he M cGraw 2H ill
Compan ies ,Inc ;0207214120128,2003,53
～63.CM O S PHA SE -FR EQU EN CY D ET ECTOR AND CHA R GE
PUM P D ES IGN FOR PLL
HU AN G R u i ,DA I Yu jie ,LU Gu izhang
(Insitu te of R obotics &A u to m a tic Inf or m a tion S y ste m ,N anka i U n iversity ,T ianj in 300071,Ch ina )
Abstract :PLL (p hase lock loop )w ith PFD (p hase 2frequency detecto r )have been w idely u sed in recen t years .R eason fo r their pop u larity include ex tended track ing range ,low er track ing ti m e and low co st .A CP (charge p um p )u sually accom p an ies the PFD .T he p u rpo se of CP is to convert the logic states of the PFD in to analog signal su itab le fo r con tro lling the fo llow circu it .
Key words :C M O S ;PLL ;CP ;PFD ?221? 南开大学学报(自然科学版)第37卷
鉴相器原理与分类
鉴相器原理及分类更新于2010-05-13 03:52:41 文章出处:与非网 鉴相器取样鉴频 鉴相器-原理特性 使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。 鉴相器特性用ud(t)＝kdf【θe(t)】表示。式中kd为鉴相器的增益系数；θe(t)＝θ1(t)－θ2(t)，表示两个输入信号之间的相位差。函数f【·】表示鉴相特性，它反映鉴相器的输出电压ud(t)与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。 鉴相器-分类 鉴相器可以分为模拟鉴相器和数字鉴相器两种。 二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器 二极管平衡鉴相器 这是一种模拟鉴相器，原理电路如图1。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1(t)=U1sin(ωt+θ1)、u2(t)＝U2sin(ωt+θ2)的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压ud。当U2U1时,ud∝U1cos(θ1－θ2)。在这种情况下,它的鉴相特性是余弦型的(图2a)。 鉴频鉴相器 这是一种数字鉴相器。两个输入信号是脉冲序列，其前沿(或后沿)分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。图3是一种鉴频鉴相器的框图。比相器可由触发器构成。当两个输入信号u1和u2同频同相时,触发器没有输出,充电电流等于零。当u1脉冲序列超前于u2时，触发器产生一个其宽度与相位差成正比的正脉冲，充电电路被充电，其输出电压为正值，大小与充电脉冲宽度成正比。若u1落后于u2,则触发器输出一个负脉冲，充电电路的输出为负值。这种鉴相器的鉴相特性为锯齿形（图2b）。这种鉴相器兼具鉴频作用，故称鉴频鉴相器。
鉴相器
鉴相器 开放分类：电子电子技术电子术语通信 编辑词条分享 英文名：phasedetector 鉴相器，顾名思义，就是能够鉴别出输入信号的相差的器件。它是PLL，即锁相环的重要组成部分。 使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。 鉴相器特性用u d(t)＝k d f【θe(t)】表示。式中k d为鉴相器的增益系数；θe(t)＝θ1(t)－θ2(t)，表示两个输入信号之间的相位差。函数f【2】表示鉴相特性，它反映鉴相器的输出电压u d(t)与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。 鉴相器
鉴相器可以分为模拟鉴相器和数字鉴相器两种。 二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器 二极管平衡鉴相器这是一种模拟鉴相器，原理电路如图1。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1(t) =U1sin(ωt+θ1)、u2(t)＝U2sin(ωt+θ2) 的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压u d。当U2U1时,u d∝U1cos(θ1－θ2)。在这种情况下,它的鉴相特性是余弦型的(图2a)。 鉴相器 鉴频鉴相器这是一种数字鉴相器。两个输入信号是脉冲序列，其前沿(或后沿)分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。图3是一种鉴频鉴相器的框图。比相器可由触发器构成。当两个输入信号u1和u2同频同相时,触发器没有输出,充电电流等于零。当u1脉冲序列超前于u2时，触发器产生一个其宽度与相位差成正比的正脉冲，充电电路被充电，其输出电压为正值，大小与充电脉冲宽度成正比。若u1落后于u2,则触发器输出一个负脉冲，充电电路的输出为负值。这种鉴相器的鉴相特性为锯齿形（图2b）。这种鉴相器兼具鉴频作用，故称鉴频鉴相器。 鉴相器 取样鉴相器由取样器和保持电路两部分组成。图4是原理电路,4个二极管构成取样器，电容器C d构成保持电路。当被鉴相信号u0(f0,θ0)的频率f0正好等于取样脉冲u i(f i,θi)的频率f i的整数倍时，每次取样的电压值相等。鉴相器的输出电压u d为保持电容器C d上的直流电压。当f0厵nf i时，每次取样的电压值不等，输出电压u d为阶梯形的交流电压。取样鉴相器输出的电压和相位差成正弦关系。 鉴相器 背景知识：
DVB_T_H调谐器中鉴频鉴相器和电荷泵的设计
2010年4月刊 计算机工程应用技术 信息与电脑 China Computer&Communication 1. 引言 随着集成电路设计技术的实用技术突破，数字电视技术逐渐成熟并普及，DVB-T （Digital Video Broadcasting-Terrestrial ），作为一种将数字电视技术和移动设备相结合的国际标准，已经被提出并且得到了一定的发展。随后，人们又提出了一种DVB-H （Digital Video Broadcasting Handheld ）的制式专门用于移动接收，利用手机、电脑等便携设备，随时随地收看数字电视已经成为当今世界的潮流。数字电视调谐器专用芯片的集成度越来越高，全集成锁相环（PLL ，Phase locked-loop ）被广泛应用在数字电视调谐器芯片中，电荷泵PLL 是当今最流行的锁相环结构，具有捕获频率范围宽，锁定时相位误差小等优点，被广泛应用于现代通信和射频领域中。鉴频鉴相器和电荷泵作为锁相环电路的关键模块，其设计已成为研究热点。 本文采用SMIC 0.13μm CMOS 工艺，设计了一种结构简单且低功耗的鉴频鉴相器电路和充放电电流高度匹配的电荷泵电路。 2. 电荷泵锁相环的基本原理 电荷泵锁相环由五部分组成：鉴频鉴相器（PFD ）、电荷泵（CP ）、低通滤波器（LPF ）、压控振荡器（VCO ）和分频器（Divider ），如图1所示。PFD 对参考信号和PLL 分频信号进行鉴频和鉴相，并输出信号控制电荷泵充、放电脉冲电流，CP 把PFD 输出的数字信号转化为脉冲电流，LPF 对CP 提供的电流脉冲积分，产生对VCO 的控制电压，从而构成反馈回路[1]。 图1 电荷泵锁相环原理图 当输入信号的频率f ref 与VCO 的输出信号频率f out 相差很大时，PFD 起鉴频的作用，产生一个与ωin －ωout 成正比的直流电压分量，通过CP 和LPF 加到VCO 的控制端，使VCO 输出信号频率迅速接近f ref 。当频率差减到足够小时，相位锁定功能开始工作，这时PFD 相当于鉴相器，使环路锁定。电荷泵锁相环是当今最流行的锁相环结构，具有捕获范围宽，锁定时相位误差小的优点。 3. 鉴频鉴相器电路设计 边沿触发式PFD 在[-2π，+2π]范围内输出与输入相位误差成线性关系，应用于大多数电荷泵锁相环电路中[2]。本文设计的PFD 电路为一种经典的上升沿边沿触发式PFD 结构，整个PFD 结构如图2所示，该PFD 电路包括带有复位端的D 触发器、或非门、延时单元等模块。 该PFD 电路中D 触发器电路原理图如图3所示，该D 触发器电路结构简单，无静态功耗，动态功耗很低[3]。 PFD 电路中的复位信号由D 触发器的输出端Qn 经过或非门反馈到复位端，由于实际的PFD 电路中存在鉴相死区，本文采用两级反相器 级联构成延时单元，来增加D 触发器复位信号的回路延时，使得PFD 的输出信号的脉宽始终大于固有脉冲宽度，从而消除鉴相死区。 在CMOS 工艺中，电荷泵通常使用PMOS 管和NMOS 管分别组成电流源和电流沉，电流源需要低电平开关信号打开，而电流沉则需要高电平开关信号打开。本文中PFD 的输出信号UP 经过一级反相器和传输门得到UPI 信号，另一路输出信号DW 经过两级反相器得到DWI 信号，分别接到电荷泵的输入端。 4. 电荷泵电路设计 电荷泵是电荷泵锁相环中非常重要的模拟电路模块，它的主要功能是将PFD 输出的数字信号UP 和DW 转换成连续的模拟信号，来控制VCO 的振荡频率。 传统的电荷泵电路都使用MOS 管开关，并由两个带开关的电流源组成。本文在传统电荷泵电路的基础上[4]，采用与电源电压无关的基准电流源电路，引入运算放大器和共源共栅电流镜电路，设计实现 DVB-T/H调谐器中鉴频鉴相器和电荷泵的设计 王丹 东南大学集成电路学院，江苏 南京 210096 李智群 东南大学射频与光电集成电路研究所，江苏 南京 210096 摘要：采用SMIC 0.13μm CMOS 工艺，设计了一种低功耗的鉴频鉴相器和电荷泵电路。其中电荷泵采用与电源电压无关的基准电流源电路，引入运算放大器和共源共栅电流镜电路，实现了电荷泵充放电电流的高度匹配。后仿真结果表明，在1.2V 电源电压下，电荷泵的输出电压在[0.18，1.12] V 范围内时，CP 的充放电电流为100μA ，电流失配率为0.08%。鉴频鉴相器和电荷泵电路的总功耗为1.4mW 。 关键词：锁相环；鉴频鉴相器；电荷泵；电流匹配 中图分类号：TP39 文献标识码：Ａ 文章编号：1003-9767（2010）04-0189-02 图2 PFD整体电路结构图 图3 D触发器电路原理图
鉴相器
鉴相器 鉴相器是一个相位比较装置，又称为相位比较器。它的输出误差电压v d(t)是v i(t)与v o(t) 的瞬时相位之差的函数。 A.鉴相特性 a.表示鉴相器输出电压与两个比较信号相位之间的关系。 b.典型的鉴相特性有: ●正弦鉴相特性 ●三角鉴相特性 ●锯齿波鉴相特性
B.鉴相器电路实例 说明: a.二极管鉴相器 1) 二极管平衡鉴相器 电路:（右图） ⊙v d(t)=A D1sinφe(t)
⊙A D 为鉴相特性斜率或称鉴相增益或称鉴相灵敏度,量纲为(V/rad)。 ⊙|φ e (t)|≤30o,则鉴相器等效一个相位减法器,其极性代表v i超前v o 或滞后v o(指同频时,并不考虑它们固定π/2相位差)。 ⊙当t=0, △ω=ω i -ωr为v i与v o的固有频差(或起始频差）。 当t≠0,ω i ≠ω ,v d为v i与v o差拍电压,v d为交流电压,则意味环路 失锁。 当t→∞,ω i =ω V d 为直流电压,则意味环路锁定。 2).二极管环型鉴相器 ★★例一:电路 ⊙v d(t)=A D2sinφe(t) A D2= 2A D1 ⊙与平衡鉴相器比较优点有: ☆鉴相灵敏度高一倍 ☆实现输出平衡和阻抗匹配。 ☆平衡对称结构好载漏小。 ★★ 例二:电路
⊙v d=A D2sinφe(t) ⊙R 1～R 4 补偿均衡二极管的非线性,起温度稳定作用。 ⊙射频波段,T r1,T r2 用传输线变压器。为克服匝数少，变压器次级绕 组中心抽头困难,用电阻R 5～R 10 加以精确的平衡鉴相器。 ⊙电容C 1～C 4 用来补偿电路电容。 b.高频鉴相器（这是微波锁相环采用的鉴相器） ⊙传输线变压器,使次级得到二个 对称的 v1(t)信号电压.并且磁力线集 中,初次 级之间分布电容可作为电路的 基本元 件。 ⊙高频电容采用片电容,电力线集中,寄生 参数影响小。 ⊙电路简单,易调上下对称(对地而言)。 ⊙灵敏度高,工作频率高,可从30MHz～400MHz。 c.集成化鉴相器 (数字锁相环和模拟锁相环的鉴相器都可做成集成化电路) 举例:用压控吉尔伯特相乘器构成鉴相器(集成块)
鉴相器
桥式鉴相器电路 如图所示的电路是一种桥式鉴相器。假定在输入端1上作用着正弦信号。这个信号在频率和相位上需与加在输入端11上的脉冲信号相比较，当一个信号的频率或相位与另一个信号的频率或相位相差别时，就可在接线端子X 上得到输出信号，如果在信号中没有这种差别，那么在输出端上就没有电压，这个电路也可以这样来改造，改变一只二极管的连接极性，使得输出端上形成直流电压，当输入信号有差别时，这个直流电压值就增加或喊少。 双脉冲型鉴相器电路 如图是电视机使用的双脉冲平衡型鉴相器的原理电路。同步脉冲分相管基极加有负极性行同步脉冲。在不加行同步脉冲时，由于分相管基极上没有加正向偏置电压，因此分相管不导通，在行同步脉冲到来时，使分相管导通。因此在发射极上可得到负极性行同步脉冲，而在集电极上得到正极性行同步脉冲。适当选取R5，R8之值。可使正负同步脉冲的幅度相等。D1，D2是特性相同的两只二极管，电阻r1=R2，电容C1=C2。
PM信号的解调电路--开关型二极管环形鉴相器 原理电路见图5.5-34A,令 这种电路的分析与两个输入信号的相对大小有密切关系，在大多数实际应用中，鉴相器的一个输入电压比另一个大得多，结果分析可大为简化。 当满足U1》U2时，二极管处于开关开作状态，其“开”或“关”仅由U1（T）决定，而与U2（T）无关。采用开关函数法分析，当二极管为理想（即二极管正向电阻为零，反向电阻为无穷大）时，可得 式中R11为U1（T）的内阻，R12为U1（T）的内阻。在匹配情况下： 可见当U1》U2时，开关型环形鉴相器具有正弦鉴相特性。当φ在0~X/6范围内，可实现线性鉴相。 PM信号的解调电路--二极管平衡鉴相器 图5.5-33A给出了一个二极管平衡鉴相器常用电路。它可视为由二部分组成，图中虚线以左部分称为相位差一幅度变换器，虚线以右部分为包络检波器。
电荷泵的锁相环电路
Application Report ZHCA090 – August 2010 电荷泵锁相环的数字锁定检测电路应用分析Steven Shi, Nick Dai China Telecom Application Team 摘要 电荷泵锁相环的锁定指示电路设计，常用的方法是在PFD电路中通过检测经分频后的参考输入和本振反馈信号的相位误差来实现，当相位误差超过某个锁定检测窗口时，锁相环电路就上报失锁告警。由于数字锁定指示电路设计简单，易于被监控而被广泛应用。在实际的锁相环电路设计中，往往由于电路参数选择不合理，尽管锁相环处于正常的锁定状态，但由于PFD的相位误差超过锁定检测窗口而导致数字锁定指示电路显示失锁。因此，必须需要根据特定锁相环配置和外围电路选择合适的检测窗口，或者根据检测窗口要求设计合适的锁相环环路参数和外围电路。 目录 1概述 (2) 2电荷泵锁相环电路的数字锁定检测原理 (2) 2.1PFD、电荷泵电流和相位误差 (2) 2.2数字锁定检测原理 (3) 3数字锁定电路设计 (4) 3.1电荷泵锁相环电路锁定状态下的相位误差分析 (4) 3.2数字锁定检测电路设计和实验测试 (5) 4总结 (7) 5参考资料 (7) 图 1PFD输出和相位误差---------------------------------------------------------------------------------------------------------------3 2锁定检测窗口------------------------------------------------------------------------------------------------------------------------3 3数字锁定检测原理图---------------------------------------------------------------------------------------------------------------4 4CDCE72010电路中影响相位误差的漏电流模型-----------------------------------------------------------------------------5 表 1不同VCXO输入阻抗值对CDCE72010数字锁定指示的影响------------------------------------------------------------6 1
锁相环仿真(基于MATLAB)
锁相环仿真 1.锁相环的理论分析 1．1锁相环的基本组成 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图示： 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 1．2锁相环的工作原理 1.2.1鉴相器 锁相环中的鉴相器（PD）通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图示： 鉴相器的工作原理是：设外界输入的信号电压和压控振荡 器输出的信号电压分别为： 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为：
1.2.2 低通滤波器 低通滤波器（LF）的将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C（t）。即u C（t）为： 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即 则，瞬时相位差θd为 对两边求微分，可得频差的关系式为 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，u c（t）随时间而变。 1.2.3 压控振荡器 压控振荡器（VCO）的压控特性如图示 该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压u c（t）线 性地变化，变化的关系如下：
鉴相器
数字鉴相器电路(图1) 鉴相器，使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数成称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。鉴相器可以分为模拟鉴相器和数字鉴相器两种。二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器。 PLL的概念 我们所说的PLL。其实就是锁相环路，简称为锁相环。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 目前锁相环主要有模拟锁相环，数字锁相环以及有记忆能力（微机控制的）锁相环。 PLL的组成 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。
锁相环组成的原理框图 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 编辑本段原理 使输出电压与两个输入信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。常见的鉴相特性有余弦型、锯齿型与三角型等。 鉴相器特性用ud（t）＝kdf【θe（t）】表示。式中kd为鉴相器的增益系数；θe（t）＝θ1（t）－θ2（t），表示两个输入信号之间的相位差。函数f【·】表示鉴相特性，它反映鉴相器的输出电压ud（t）与相位差的关系。常见的鉴相特性有余弦型、锯齿型与三角型等。编辑本段分类 模拟鉴相器 二极管平衡鉴相器是一种模拟鉴相器。两个输入的正弦信号的和与差分别加于检波二极管，检波后的电位差即为鉴相器的输出电压。其鉴相特性通常为余弦型的。鉴频鉴相器是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。这种鉴相器的鉴相特性为锯齿形。因它兼具鉴频作用，故称鉴频鉴相器 二极管平衡鉴相器 这是一种模拟鉴相器。二极管D1、D2和C1R1、C2R2构成两个峰值检波器。两个输入的正弦信号u1（t）=U1sin（ωt+θ1）、u2（t）＝U2sin（ωt+θ2）的和与差分别加于检波二极管D1和D2，检波后的电压差即为鉴相器的输出电压ud。当U2U1时，ud∝U1cos（θ1－θ2）。在这种情况下，它的鉴相特性是余弦型的（图2a）。 频鉴相器 数字鉴相器 这是一种数字鉴相器。两个输入信号是脉冲序列，其前沿（或后沿）分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。比相器可由触发器构成。当两个输入信号u1和u2同频同相时，触发器没有输出，充电电流等于零。当u1脉冲序列超前于u2时，触发器产生一个其宽度与相位差成正比的正脉冲，充电电路被充电，其输出电压为正值，大小与充电脉冲宽度成正比。若u1落后于u2,则触发器输出一个负脉冲，充电电路的输出为负值。这种鉴相器的鉴相特性为锯齿形。这种鉴相器兼具鉴频作用，故称鉴频鉴相器。 样鉴相器 由取样器和保持电路两部分组成。图4是原理电路，4个二极管构成取样器，电容器Cd构成保持电路。当被鉴相信号u0（f0,θ0）的频率f0正好等于取样脉冲ui（fi,θi）的频率fi的整数倍时，每次取样的电压值相等。鉴相器的输出电压ud为保持电容器Cd上的直流电压。当f0厵nfi时，每次取样的电压值不等，输出电压ud为阶梯形的交流电压。取样鉴相器输出的电压和相位差成正弦关系。
模拟锁相环模块
实验二模拟锁相环模块 一、实验目的和要求 1、熟悉模拟锁相环的基本工作原理。 2、掌握模拟字锁相环的基本参数及设计。 二、实验仪器 1、ZH5001通信原理综合实验系统一台 2、DSO-X-2012AＡ数字示波器一台 三、实验原理与说明 模拟锁相环块在通信原理综合实验系统中可作为一个独立的模块进行测试。在系统工作中模拟锁相环将接收端的256Khz的时钟上，来获得系统的同步时钟，如HDB3接收的同步及后续电路同步时钟。 该模块主要由锁相环UP01（MC4046）、数字分频器UP02（74LS161）、触发器UP04(74LS74)、环路滤波器和由运放UP03(TEL2702)及阻容器件构成的输入带通滤波器（中心频率：256Khz）组成。该模拟锁相环模块的框图见下图1。因来自发端信道的HDB3码为归零吗，归零码中含有含有归零码中含有256K时钟分量，经UP03B构成中心频率为256KHz有源由带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器变为 64KHz 信号，进入UP01鉴相器输入A脚;VCO输出的521KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的健翔输入B脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控震荡输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO锁定在外来的256KHz频率上。 模拟锁相环模块各跳线开关功能如下： 跳线开关KP01用于选择UP01的鉴相输出。当KPO1置于1_2时（左端），选择异或门鉴相输出，环路锁定时TPP03，TPP05输出信号存在一定的相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03,TPP05输出信号将不存在相差。调整电位器WPO1可以改变模拟锁相环的环路参数。 跳线开关KP02是用于选择输入锁相信号：当KP02置于1_2时（HDB3:左端），
锁相环用CMOS鉴频鉴相器及电荷泵的实现
文章编号:046527942(2004)0420118205 研究简报 锁相环用C MOS 鉴频鉴相器及电荷泵的实现 α 黄 瑞 戴宇杰 卢桂章 (南开大学机器人与信息自动化研究所,天津300071) 摘要:锁相环(PLL )是一个闭环相位自动控制系统,能够利用一个精确且稳定的频率产生一系列频率准确的信号,为系统内部的其它模块提供稳定的高频时钟.鉴相器是锁相环路中不可缺少的重要组成部分.为了改善传统鉴相器捕获范围小、捕获时间长的问题,本文介绍一种增加频率检测的鉴相器及电荷泵的设计方法. 关键词:C M O S ;锁相环;电荷泵;鉴频鉴相器 中图分类号:TN 43 文献标识码:A 近年来,随着半导体集成电路技术的迅速发展,集成锁相环路以其体积小、使用方便的优势,广泛应用于各种数模混合信号集成电路、系统集成芯片(SO C )以及各种电子系统中.锁相环(PLL )是一个闭环相位自动控制系统,能够利用一个精确且稳定的频率产生一系列频率准确的信号,为系统内部和其它模块提供稳定的高频时钟. 同时,C M O S 工艺具有工作电压范围宽、静态功耗低、抗干扰能力强等优点,是现今集成电路制造业的主流工艺.因此,使用C M O S 工艺设计的锁相环路应用范围越来越广,极具开发潜力. 传统锁相环主要由鉴相器(PD )、环路滤波器(L PF )和压控振荡器(V CO )三部分组成.锁相的目的在于通过反馈调节使输出信号相位锁定或跟踪输入信号的相位变化,其结果是使相位误差尽量地小.根据频率与相位的交换关系,在相位差固定的情况下,频率差为零,因此锁相环可以实现两个信号的相位同步,频率相同.其中鉴相器是相位比较装置,比较参考信号和压控振荡器输出信号的相位并产生对应于两信号相位差的误差信号,以控制环路滤波器以及压控振荡器.所以鉴相器的精度将决定环路的捕获范围以及捕获时间等,对锁相环整体性能具有非常重要的意义. 本文的鉴频鉴相器在传统锁相环鉴相器相位检测的基础上加入频率检测,可以扩大锁相环捕获范围并且缩短捕获时间.其后端的电荷泵将PED 的输出电压信号转化为电流,用以控制环路滤波器的充放电. 鉴频鉴相器(PFD )的设计及实现 鉴频鉴相器工作原理 图1 PF D 示意图F ig 1 The sche ma tic of PF D 鉴频鉴相器是相位及频率比较装置,比较参考信号Ξin 和压控振荡器 输出信号Ξou t 的频率和相位并产生对应于两信号差的误差信号,经过电荷 泵转化为电流信号后,对环路滤波器的电容进行充放电. 当环路开始工作时,Ξin 可能离Ξou t 很远,PFD 改变控制电压,使Ξou t 逼 近Ξin .当输入和输出频率足够接近时,PFD 就当作鉴相器,进行相位锁定. 使用PFD 的锁相环既可检测相位差又可检测频率差.第37卷 第4期 2004年12月南开大学学报(自然科学版) A cta S cien tia rum N a tu ra lium U n iversita tis N anka iensis V o l .37 №4 D ec .2004 α收稿日期:2004204210 基金项目:天津科技发展计划科技攻关SOC 用锁相环IP 的开发资助项目(043182111) 作者简介:黄 瑞(1978-),女,天津人,博士研究生,主要从事集成电路锁相环技术研究.
一种用于高速锁相环的零死区鉴频鉴相器
一种用于高速锁相环的零死区鉴频鉴相器 屈 强 曾烈光 （清华大学电子工程系 微波与数字通信国家重点试验室 北京 100084） 摘要：本文探讨鉴频鉴相器（PFD ）设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD 。这种PFD 采用无反馈回路结构，在保证死区为零的前提下，兼顾功耗和速度性能。尤其适用于基于锁相环的高速时钟和数据恢复电路（CDR ）、高速频率合成器等对速度和抖动性能有很高要求的电路。 关键词：锁相环 鉴频鉴相器 死区 抖动 中图分类号：TN7 文献标识码：A A Phase Frequency Detector without Dead Zone for High Speed PLL Qu Qiang Zeng Lie-guang (Tsinghua University, Beijing 100084) Abstract: We discuss the reasons producing dead zone in PFD-design. And propose a new phase frequency detector with zero dead zone. The PFD bases on the structure without feedback access and has no dead zone 。The PFD is designed by giving attention to either power dissipation or speed performance. The PFD is adapted to the circuits having strict demand in jitter performance, such as high speed clock and data recovery, frequency synthesizer and so on. Key words ：phase locked loop PFD dead zone jitter 1 引言 锁相环（PLL ）广泛应用于通信系统、微处理器、自动控制的时钟数据恢复、频率合成、时钟同步等场合。随着控制精度和数据传输速率的不断提高， 对PLL 的要求也越来越高。比如，在航天器姿态控制系统对稳速精度要求高达0.1%[1]。这对PLL 的工作速度和抖动性提出了严格的要求。图1是一个基于PLL 的频率合成器中的典型构成。包括鉴频鉴相器（PFD ）、电荷泵（CP ）、环路滤波器（LF ）、压控振荡器（VCO ）和分频器（FD ）。 PFD 是PLL 的重要功能模块，它通过对输入信号的相位进行比较，输出脉宽与相位差对应的脉冲信号，驱动后续电路使PLL 完成对相位和频率的跟踪。PFD 的鉴相精度和增益对环路输出的抖动和锁定时间具有重要影响。 传统的PFD 具有长的反馈回路，大大限制了电路的工作速度；同时还存在死区，在环路锁定时，存在的死区高达158ps[5]。文献[2]中的PFD ，虽然消除了死区，但是其仍然具有反馈回路，工作频率仍受到限制。文献[4]中的nc-PFD ，既没有反馈回路，也没有死区。但在锁定时，其输出信号Up 和Down 是半占空的脉冲信号，在半周期内，充电脉冲和放电脉冲同时有效，这会使电荷泵有50%时间存在静态电流，大大增加了锁定状态下电路的功耗。此外这种PFD 的相位灵敏度随输入信号的占空比变化而变化，使其线性特图1 典型PLL 结构
电荷泵锁相环
一种基于CMOS工艺的电荷泵锁相环芯片的设计 冯伟平 (武汉科技大学信息科学与工程学院湖北武汉 430081) 1 引言 锁相环路(PLL)是一种能够跟踪输入信号的闭环自动相位控制系统，其理论基础为自动控制理论。锁相环具有载波跟踪特性，可提取淹没在噪声之中的信号，制成高性能的调制器和解调器；用高稳定度的振荡器做参考频率，可提供一系列频率高稳定的频率源，可进行高精度的相位与频率测量等。在模拟与数字通信系统中，锁相环已成为不可缺少的基本部件。随着大规模集成电路技术的发展与成熟，CMOS工艺以其低成本、低功耗、高集成度的优点使得采用CMOS工艺实现高性能集成锁相环具有十分重要的意义和广阔的前景。采用电荷泵结构的锁相环以其易于集成、低功耗、低抖动、无相差锁定等优点，得到了广泛的应用。 2 电路设计 锁相环能够实现两个电信号的相位同步、频率相同或倍频。如图1所示，锁相环由4个基本部件即鉴相器、电荷泵、低通滤波器和压控振荡器组成。鉴相器作用是对两个输入信号进行比较，输出一个正比于这两个输入信号相位差的直流电压，即一个上升或下降的脉冲信号，这个直流电压又作用于下一级电路即开关电荷泵，然后，电荷泵将鉴相器的输出信号放大，给低通滤波器的电容充放电。而环路低通滤波器是用来滤除鉴相器输出误差电压中的高频分量，起到滤波平滑作用，以保证环路稳定以及改善环路跟踪性能和噪声特性。最后，压控振荡器依据传输过来的控制电压来改变输出信号的频率和相位，因此整个系统就形成了一个反馈系统，最终压控振荡器的输出信号锁定在参考信号的频率和相位上。 2.1 鉴频鉴相器 鉴频鉴相器是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差，其结构如图2所示。PFD比较输入信号FINA和FINB的上升沿。当信号FINA的上升沿超前于信号FINB的上升沿时，PF D的输出信号UP被置为1，而输出信号DN为0，当FINB的上升沿到来时，UP变为‘0’，DN是窄的脉冲；反之，当信号FINB的上升沿超前于信号FINA的上升沿，PFD的输出信号DN被置为‘1’，而输出信号UP 保持‘0’，当FINA的上升沿到来时，DN变为‘0’，UP是一很窄的脉冲。信号UP或DN被置为高电平的时间长度等于信号FINA与FINB的相位差。当环路锁定时，PFD的输出信号都保持在低电平。
锁相环鉴频器
******************* 实践教学 ******************* 兰州理工大学 计算机与通信学院 2012年秋季学期 《通信原理实验》实验设计报告 题目：锁相环鉴频器设计 软件仿真与硬件调测 班级：通信工程10级（3）班 设计小组成员： 姓名：钟代清学号： 10250304 成绩： 姓名：张世斌学号： 10250314 成绩： 姓名：刘衍辉学号： 10250324 成绩： 姓名：王艳学号: 10250334 成绩： 指导教师：陈昊
目录 一、设计实验目的 (2) 二、设计指标 (2) 三、整体电路原理框图说明 (2) 3.1压控振荡器 (1) 3.2环路滤波器 (1) 3.3锁相环路的工作过程和工作状态 (1) 3.4锁相环的工作原理 (1) 3.5在电路设计中的作用 (2) 四、详细单元电路设计 (3) 4.1混频电路 (3) 4.2锁相环电路 (3) 4.3芯片介绍 (3) 五、整体电路设计与仿真结果 (5) 六、设计总结 (9) 七、参考文献 (10)
一、设计实验目的 1.1.掌握锁相环鉴频器工作原理。 1.2.熟悉鉴频器主要技术指标及其测试方法。 二、设计指标 2.1中心频率f=4.5MHz 2.2频带宽度BW=400KHz 2.3频偏为15KHz 三、整体电路原理框图说明 鉴相器PD 环路滤波 器LF 压控振荡 器VCO 调频输入 输出解调信号 图1 锁相鉴频器原理
锁相鉴频器原理框图如图1所示。当输入为调频波时，如果环路滤波器的带宽足够宽，使鉴相器的输出电压可以顺利通过，则VCO(压控振荡器)就能跟踪输入调频波中反映调制规律变化的瞬时频率，即VCO的输出就是一个具有相同调制规律的调频波。这时环路滤波器输出的控制电压就是所需的调频波解调电压 3.1压控振荡器 压控振荡器的振荡角频率ω o (t)受控制电压u c (t)的控制。不管振荡器的形 式如何，其总特性总可以用瞬时角频率ω o 与控制电压之间关系曲线来表示。 3.2环路滤波器 环路滤波器一般是线性电路，由线性元件电阻，电容及运算放大器组成。 3.3锁相环路的工作过程和工作状态 加到锁相环路的参考信号通常可以分为两类：一类是频率和相位固定不变的信号，另一类是频率和相位按某种规律变化的信号。我们从最简单的情况出发考察环路在第一类信号输入时的工作过程。3.4锁相环的工作原理锁相环包含三个主要的部分:⑴鉴相环(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。 锁相环为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC ,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复!达到锁频的目的!!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
高频课设：鉴相器
高频电子线路课程设计 题目：鉴相器 班级：08通信 姓名： 学号： 成绩：.
目录 摘要 (2) 一、绪论 (2) 二、设计任务与要求 (3) 三、设计目的 (3) 四、设计原理 (4) （二）调角波的频谱和带宽 (5) 五、设计指标 (7) ⑴、具有较大的鉴相灵敏度 (7) ⑵、鉴相器工作线性区域大 (7) ⑶、零点漂移小 (7) ⑷、输出波纹小 (8) 六、单元电路设计 (8) ⒈设计电路图 (8) ⒉单元电路设计及其参数的设置 (8) ⑴、乘法器的设计 (8) ⑵、低通滤波器的设计 (10) ⒊鉴相器仿真结果 (13) 七、设计总结与体会 (13) 八、调相接收机总电路图 (13)
摘要 调相接收机总共由高频小信号放大器、混频器、中频放大器、鉴相器和低频放大器五部分组成，本课程设计设计的是调相接收机中的关键部分——鉴相器，鉴相器是一个相位比较装置，又称为相位比较器。用于检测输入参考信号相位θ1(t)与反馈的振荡信号的相位θ2(t)之间的相位之差θe(t)。它的输出误差电压vd(t)是vi(t)与vo(t) 的瞬时相位之差的函数。鉴相器可以分为模拟鉴相器和数字鉴相器两种，此次课程设计做的是模拟相乘型鉴相器，其由模拟乘法器和低通滤波器串接构成的。就是要设计一个模拟乘法器和一个低通滤波器。 关键字鉴相器模拟乘法器低通滤波器 一、绪论 随着信息时代的发展，人们对信息对需求量越来越大在，对信息的质量要求也越来越高，高频由于其频率高，携带的信息量多，易于传输，在各个方面的应用越来越广泛，也越来越引起人们的重视。在信息技术不断发展的今天，人类已经进入社会网络化、网络互动化的时代。高频电子线路是无线电技术类各专业的一门主要基础课，它的任务是研究高频电子线路的基本原理与基本分析方法，以单元电路的分析和设计为主。无论有线通信或无线通信，其本质都是利用电磁波来传递信息的通信，在空间每时每刻都同时存在着不同频率、不同强度的电磁波。能将天线送来的信号加以选择、放大、变换，以获得所需信息的设备叫做接收设备，即无线接收机。本课程设计就是对调相波的接收机的关键部分——鉴相器的设计。
模拟锁相环
一、实验原理和电路说明 模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步 时钟，如HDB3接收的同步时钟及后续电路同步时钟。 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。在UP01内部有一个振荡器与一个高速鉴相器组成。该模拟锁相环模块的框图见图，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz有源由带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B 两个除二分频器（共四分频）变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz 输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO锁定在外来的256KHz频率上。 模拟锁相环模块各跳线开关功能如下： 1、跳线开关KP01用于选择UP01的鉴相输出。当KP01设置于1_2时（左端），选择 异或门鉴相输出，环路锁定时TPP03、TPP05输出信号将存在一定相差；当KP01设
置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差，详情请参见4046器件性能资料。调整电位器WP01可以改变模拟锁相环的环路参数。 2、跳线开关KP02是用于选择输入锁相信号：当KP02置于1_2时（HDB3：左端），输 入信号来自HDB3编码模块的HDB3码信号；当KP02置于2_3时（TEST：右端）选择外部的测试信号（J007输入），此信号用于测量该模拟锁相环模块的性能。 在该模块中，各测试点的定义如下： 1、TPP01：256KHz带通滤波器输出 2、TPP02：隔离放大器输出 3、TPP03：鉴相器A输入信号（64KHz） 4、TPP04：VCO输出信号（512KHz） 5、TPP05：鉴相器B输入信号（64KHz） 6、TPP06：环路滤波器输出 7、TPP07：锁定指示检测（锁定时为高电平） 注：以上测试点通过JP01测试头引出，测量时请在测试引出板上进行。JP01的排列如下图所示： TPP01TPP02 TPP03TPP04 TPP05TPP06 TPP07 地 二、实验仪器 1、Z H5001通信原理综合实验系统一台 2、20MHz双踪示波器一台 3、函数信号发生器一台 三、实验目的 1、熟悉模拟锁相环的基本工作原理 2、掌握模拟字锁相环的基本参数及设计
数字鉴相器
数字鉴相器,数字鉴相器原理是什么? 背景知识： 随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的;此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为全数字锁相环(简称DPLL)。数字锁相环主要由数字鉴相器、可逆计数器、频率切换电路及N分频器四部分组成。数字鉴相器就是DPLL的主要单元。 基本原理： 在比相的信号虽然经过了一系列处理，但仍可能含有干扰信号。其信号的特点: 1.噪声的影响在转变成方波后只存在于理想方波的前后沿附近，而高低电平中间部分不受噪声影响; 2.被鉴相信号的频率一致，而且存在一定的相位差，使两路信号的沿互相错开，每一路受噪声影响的前后沿正好对应于另一路不受影响的电平部分。 而一般的鉴相器都没有抑制噪声的能力，即使是一点小的抖动也将导致鉴相的失败。故本设计利用触发器的边沿触发和锁存功能设计了高抗噪声数字鉴相器，采用VHDL语言编制调试了鉴相器功能。如图是经过编译以后生成的原理图。
输入信号的相位Φa与反馈输人信号的相位Фb的相位差Фe=Фa-Фb时，鉴相器输出低电平。当Фe > 0 时，鉴相器输出信号Ud(t) 输出正比于相位差的脉宽信号，Up(t) 输出低电平。当Фe < 0时，鉴相器的输出信号Up(t)输出正比于相位差的脉宽信号，Ud (t)输出低电平。线性鉴相范围为±л，线性鉴相增益kd =1/л(v/rad)。 下面对该鉴相器的抗干扰能力作定量分析。若设干扰信号是峰值为An的正弦信号，被鉴别的两路信号的相位差为α，其值为As，则有: 实际上，大多数干扰为随机白噪声，所以信噪比为: 从上式可以看出该鉴相器具有较强的抗干扰能力，这也保证了整个系统对恶劣环境的适应能力。 百度图片，参考
