存储器分层体系结构
计算机体系结构基础
计算机体系结构基础计算机体系结构是计算机科学中的一个重要概念，它定义了计算机硬件和软件之间的交互方式以及如何组织和设计计算机系统的结构。
本文将探讨计算机体系结构的基础知识，包括指令集体系结构、处理器架构和存储器层次结构。
一、指令集体系结构指令集体系结构（Instruction Set Architecture），简称ISA，是计算机体系结构的基础。
它定义了一组与硬件交互的指令集合，并规定了指令的格式、操作码和寻址方式等。
常见的指令集体系结构包括CISC （复杂指令集计算机）和RISC（精简指令集计算机）。
CISC架构的特点是指令集复杂，提供了丰富的指令集合和多种寻址方式，使得每条指令可以执行多个操作。
而RISC架构则强调指令集的精简性和规范性，将更多的工作转移到编译器层面。
两者的选择取决于需求和设计目标，如应用场景的复杂度和对计算速度和资源利用效率的要求。
二、处理器架构处理器架构（Processor Architecture）决定了计算机的运算能力和效率。
处理器是计算机体系结构的核心部件，其结构和设计方式关系到计算机性能的提升和效能的增加。
传统的处理器架构采用单指令流单数据流（SISD）方式，即每次只能执行一条操作指令和一条数据流，效率有限。
而后来出现的多指令流多数据流（MIMD）方式，则能够同时处理多条指令和数据流，提高了计算能力和效率。
此外，处理器架构还包括流水线结构和超标量结构等。
流水线结构将一条指令的执行过程划分为多个阶段，使得各个阶段可以并行进行，从而提高整体执行效率。
超标量结构则允许多条指令并行执行，更进一步提高了计算速度。
三、存储器层次结构存储器层次结构（Memory Hierarchy）是计算机体系结构中的重要组成部分，用于解决计算机存储器访问速度和容量之间的矛盾。
它按照存取速度和容量的大小将存储器划分为多个层次。
存储器层次结构的基本原理是利用不同层次存储介质的速度和容量差异来平衡。
简述个人计算机中存储体系结构存储系统分类
简述个人计算机中存储体系结构存储系统分类计算机中存储体系结构指的是计算机内存和外存，以及两者之间的结构关系。
计算机中的存储体系结构可以分为两大类：内存存储体系结构和外部存储体系结构。
内存存储体系结构是指将计算机的内存单元组织成有效的结构，以便处理计算机中的信息。
它包括主存储器、辅助存储器、高速缓存存储器等。
主存储器是指将计算机中的信息暂时存储起来的主要设备，主存储器有多种类型，如RAM（随机存取存储器）、ROM（只读存储器）、SRAM（静态随机存取存储器）、DRAM（动态随机存取存储器）等。
辅助存储器是指在计算机中用于存储信息的一种存储器，它的容量远大于主存储器，通常用来存储大量的程序和数据，或者处理较长时间的运算，它可以是磁盘、磁带、光盘等。
高速缓存存储器是计算机中用来缓存主存储器中程序和数据的设备，它具有较高的存取速度，容量也较小，具有极高的速度，可以大大提高计算机的计算速度。
外部存储体系结构是指在内存存储体系结构和用户程序之间所连接的存储体系结构。
外部存储体系结构的主要设备有：磁盘系统、磁带系统、光盘系统、软盘系统等。
其中，磁盘系统是一种最主要的存储设备，它可以缓存大量的程序和数据，可以长时间的保存，它的容量大，存取速度也较快，是大多数用户更多使用的外存储设备。
磁带系统通常用来长期存储大量的信息，其优点是容量大，存取速度慢，而光盘系统则是一种快速存取、容量较小、适用范围较窄的存储体系结构，大多数用于存放小型文件、图片、音乐等，而软盘系统则是一种具有较小容量的存储体系结构，主要用于存储少量的指令和数据，一般用于较小型的计算机系统中。
计算机中存储体系结构对于计算机性能的提高和数据处理的准确性起着重要作用，它在计算机系统中占据着举足轻重的地位。
选择合适的存储体系结构类型，可以有效地提高计算机的效率，从而使计算机可以更加高效地处理大量的数据。
同时，正确地运用存储体系结构的知识也是对计算机系统管理的重要一环。
【计算机组成原理】存储系统
【计算机组成原理】存储系统存储器的层次和结构从不同⾓度对存储器进⾏分类：1.按在计算机中的作⽤（层次）分类 （1）主存储器。
简称主存，⼜称内存储器（内存），⽤来存放计算机运⾏期间所需的⼤量程序和数据，CPU 可以直接随机地对其进⾏访问，也可以和告诉缓冲存储器（Cache）及辅助存储器交换数据，其特点是容量较⼩、存取速度较快、单位价格较⾼。
（2）辅助存储器。
简称辅存，⼜称外存储器（外存），是主存储器的后援存储器，⽤来存放当前暂时不⽤的程序和数据，以及⼀些需要永久性保存的信息，它不能与CPU 直接交换信息。
其特点是容量极⼤、存取速度较慢、单位成本低。
（3）⾼速缓冲存储器。
简称 Cache，位于主存和 CPU 之间，⽤来存放正在执⾏的程序段和数据，以便 CPU 能⾼速地使⽤它们。
Cache 地存取速度可与 CPU 的速度匹配，但存储容量⼩、价格⾼。
⽬前的⾼档计算机通常将它们制作在 CPU 中。
2.按存储介质分类 按存储介质，存储器可分为磁表⾯存储器（磁盘、磁带）、磁芯存储器、半导体存储器（MOS型存储器、双极型存储器）和光存储器（光盘）。
3.按存取⽅式分类 （1）随机存储器（RAM）。
存储器的任何⼀个存储单元的内容都可以随机存取，⽽且存取时间与存储单元的物理位置⽆关。
其优点是读写⽅便、使⽤灵活，主要⽤作主存或⾼速缓冲存储器。
RAM ⼜分为静态 RAM （以触发器原理寄存信息，SRAM）和动态 RAM（以电容充电原理寄存信息，DRAM）。
（2）只读存储器（ROM）。
存储器的内容只能随机读出⽽不能写⼊。
信息⼀旦写⼊存储器就固定不变，即使断电，内容也不会丢失。
因此，通常⽤它存放固定不变的程序、常数和汉字字库，甚⾄⽤于操作系统的固化。
它与随机存储器可共同作为主存的⼀部分，统⼀构成主存的地址域。
由ROM 派⽣出的存储器也包含可反复重写的类型，ROM 与RAM 的存取⽅式均为随机存取。
⼴义上的只读存储器已可已可通过电擦除等⽅式进⾏写⼊，其“只读”的概念没有保留，但仍然保留了断电内容保留、随机读取特性，但其写⼊速度⽐读取速度慢得多。
知识点归纳 计算机架构中的指令集与存储器层次结构
知识点归纳计算机架构中的指令集与存储器层次结构计算机架构中的指令集与存储器层次结构计算机架构是计算机系统的基本组成和工作原理的体系结构，它包括指令集和存储器层次结构。
指令集是计算机的机器指令集合，用于操作和控制计算机硬件；而存储器层次结构则是计算机系统中处理器和主存之间的一系列存储器层级，用于加快数据访问速度和提高系统性能。
本文将对计算机架构中的指令集与存储器层次结构进行归纳总结。
一、指令集1.1 CISC指令集体系结构CISC（Complex Instruction Set Computer）指令集体系结构为每个操作提供了丰富的指令集，具有指令编码短、程序紧凑的特点。
CISC计算机的指令集设计考虑了高级语言并提供了高级指令，但指令复杂度高，执行速度较慢。
1.2 RISC指令集体系结构RISC（Reduced Instruction Set Computer）指令集体系结构精简了指令集，每个操作都由一条简单、固定长度的指令来实现。
RISC计算机的指令集设计追求指令的简洁性和执行速度，但需要编译器对指令进行优化，使得程序执行更加高效。
1.3 x86指令集x86指令集是当前主流的个人计算机指令集，其结构可以看作是CISC和RISC的混合形式。
x86指令集保留了一部分CISC指令，同时加入了一些RISC特性，以提高指令执行的效率。
二、存储器层次结构2.1 高速缓存（Cache）高速缓存是存储器层次结构中最接近处理器的一级缓存，用于存放处理器频繁访问的数据和指令。
高速缓存分为L1缓存和L2缓存，其中L1缓存位于处理器内部，速度最快，容量较小；L2缓存位于处理器外部，速度较慢，容量较大。
2.2 主存（Main Memory）主存是计算机中用于存储程序和数据的主要存储器，也是计算机存储器层次结构中相对较慢的部分。
主存的存取速度相对较慢，但容量较大。
2.3 辅助存储器辅助存储器用于存储程序和数据的永久性存储，通常采用磁盘、固态硬盘或者磁带等形式。
计算机体系结构中的存储器层级
计算机体系结构中的存储器层级计算机体系结构是指计算机硬件系统中相互关联的各个组成部分及其之间的工作方式和结构。
在计算机体系结构中，存储器层级是一个关键组成部分。
存储器层级是指计算机内存的不同层次，按照速度和成本的不同，从高速、小容量的寄存器到低速、大容量的辅助存储器，构成了一个层次结构。
本文将探讨计算机体系结构中的存储器层级及其作用。
1. 寄存器寄存器是CPU内部最快的一级存储器，用于存储指令、数据和地址等临时数据。
寄存器位于CPU的芯片内部，访问速度非常快，通常可以在一个时钟周期内完成数据的读写操作。
由于寄存器的容量有限，一般只能存储一小部分数据，但它们对CPU的运行至关重要，可以提供快速的数据交换和运算。
2. 高速缓存高速缓存是位于CPU和内存之间的一级高速存储器。
它的主要作用是提供CPU近期使用的数据和指令，以加快访问速度。
高速缓存的容量比寄存器大，可以存储更多的数据。
高速缓存通常分为多级，例如L1、L2和L3缓存，其中L1缓存离CPU最近，速度最快，而L3缓存离CPU最远，速度较慢。
3. 内存内存是计算机中主要的存储介质，它能够存储正在使用的程序和数据。
内存的访问速度比较快，但相对于寄存器和高速缓存来说仍然较慢。
内存的容量相对较大，通常以GB为单位。
内存按照地址进行划分，并且能够被CPU直接寻址，但需要通过内存控制器进行数据的读写操作。
4. 辅助存储器辅助存储器包括磁盘、固态硬盘（SSD）和光盘等，它们位于计算机内部或外部，用于长期存储数据和程序。
辅助存储器的容量非常大，可以达到TB级别。
相比于其他存储器层级，辅助存储器的访问速度较慢，但它具有非常重要的持久性特征，即使计算机断电，数据也能得到保留。
存储器层级的设置是为了平衡计算机处理器的速度和存储器的容量。
高速存储器层级可以提供快速的数据访问，以满足CPU的运算需求；而容量较大的存储器层级可以存储更多的数据，保证程序的正常运行。
同时，存储器层级也有助于节省成本，因为高速存储器的成本显然比较贵，而容量较大的存储器成本比较低。
简述现代计算机中都采用的三级存储器体系结构
简述现代计算机中都采用的三级存储器体系结构现代计算机体系结构通常采用三级存储器体系结构,也被称为地址空间体系结构。
该体系结构由三个层次组成:数据存储器、指令存储器和控制存储器。
数据存储器是计算机最重要的存储器之一,用于存储程序和数据。
在三级存储器体系结构中,数据存储器通常分为两个部分:随机存取存储器(RAM)和静态随机存取存储器(SDRAM)。
RAM是计算机中最快速的存储器,用于存储程序和数据。
它通常是动态分配的,可以在程序运行时动态地更改。
静态RAM则是一次性分配的,一旦分配后就不能更改。
指令存储器是计算机中存储指令的存储器。
指令存储器通常由一个或多个指令库组成,每个指令都包含指令代码、操作码和操作结果。
指令存储器通常是一个静态的存储器,可以在程序运行时动态地访问。
控制存储器是计算机中存储控制信息的存储器。
控制存储器通常包括指令控制码、中断控制码、时钟控制码等,用于控制计算机的操作。
在三级存储器体系结构中,控制存储器通常是静态的。
三级存储器体系结构是现代计算机体系结构中最常用的体系结构之一,具有高速度和高可靠性的特点。
它使得计算机能够处理大量的数据和执行复杂的指令。
同时,三级存储器体系结构也具有灵活性和可扩展性,可以根据需要增加更多的
存储器层次。
计算机体系结构中的存储器层次结构
计算机体系结构中的存储器层次结构计算机体系结构中的存储器层次结构是指计算机系统中不同级别的存储器单元组织和层次结构。
存储器作为计算机系统中的核心组成部分，在数据存储和访问中起着重要的作用。
合理的存储器层次结构可以提高计算机系统的性能和效率，同时减少成本和功耗。
一、存储器的种类计算机系统中的存储器包括主存储器（主内存）和辅助存储器（外部存储器）两种类型。
主存储器是计算机系统中用于存放当前执行的程序和数据的存储设备，具有容量大、访问速度快的特点。
而辅助存储器则是用于长期存储数据和程序的设备，具有容量大、访问速度相对较慢的特点。
二、存储器层次结构的原则存储器层次结构的设计需要综合考虑容量、访问时间和成本等方面的因素。
常见的存储器层次结构包括寄存器、高速缓存、主存储器和辅助存储器等多级结构。
下面将对每个级别的存储器进行详细介绍。
1. 寄存器寄存器是位于CPU内部的最高速度的存储器，容量极小，但访问速度非常快。
寄存器直接被CPU使用，用于存放临时数据、操作数和地址等。
由于寄存器的容量较小，通常以位来计量其大小，如8位寄存器、16位寄存器等。
2. 高速缓存高速缓存是位于CPU和主存储器之间的一级缓存，用于缓存最常访问的数据和指令。
高速缓存的容量较大，访问速度也较快，能够有效降低CPU对主存储器的访问时间。
高速缓存一般分为L1、L2和L3三级，层级越高容量越大，但访问速度越慢。
3. 主存储器主存储器是计算机系统中能够直接被CPU访问的存储设备，存放程序和数据。
主存储器的容量较大，访问速度相对较慢。
主存储器根据访问方式的不同，又可以分为RAM（随机访问存储器）和ROM（只读存储器）等类型。
4. 辅助存储器辅助存储器是计算机系统中的外部存储设备，如硬盘、光盘和闪存等。
辅助存储器的容量很大，但访问速度较慢。
辅助存储器主要用于长期存储数据和程序，可以提供持久化的存储。
三、存储器层次结构的优化合理设计和优化存储器层次结构可以提高计算机系统的性能和效率。
西安电子科技大学_计算机组成与体系结构_第4章存储系统_课件PPT
存取方式 读写功能
随机读写：RAM 顺序(串行)访问：
顺序存取存储器 SAM 直接存取存储器 DAM
12
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质
在计算机中的用途
存放信息的易失(挥发)性
存取方式 读写功能
读写存储器 只读存储器
13
存储信息的介质
在计算机中的用途 存放信息的易失(挥发)性 存取方式 读写功能
易失：RAM 非易失：
ROM 磁盘
……
11
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质 在计算机中的用途 存放信息的易失(挥发)性
存储器的存取时间 与存储单元的物理 地址无关，随机读 写其任一单元所用
无
36
8086系统总线
D0～D7
A1～A13 MEMR MEMW
A0
D8～D15 A1～A13 MEMR MEMW
BHE
&
A19
A18
A17
&
A16 A15 A14
6264与8086系统总线的连接
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
74LS138
每次读出/写入的字节数 存取周期
价格
体积、重量、封装方式、工作电压、环境条件
14
4.1 存储系统概述 4.1.2 存储器的性能指标
容量 速度 可靠性
可维修部件的可靠性： 平均故障间隔时间（MTBF）
存储系列之总结：存储分层
存储系列之总结：存储分层引⾔：前⾯我们从底往上介绍了磁盘到⽂件系统再到虚拟内存，⽽我们经常听到“⾼速缓存”是个啥玩意？⾸先我们扩展下该知识点。
⽽本⽂主要是站在计算机体系的⾓度上和站在应⽤程序如数据库的⾓度上对存储和存储分层做最后的总结。
⼀、存储器层次结构⾸先我们站在计算机体系结构的⾓度看存储分层，如下图：仔细看看此图，特别是两边的注释，存储的结构就⼀⽬了然。
⽽很多的资料上介绍的是存储经典的三层⾦字塔：L0（或L2）、L4和L5。
⽽这个图是见过最详细的了，⾮常好！上⼀篇属于图中的L4，⽽我们有⼀系列的⽂章⼤多在讲述L5，可以属于L6，同时希望有⼀天来讲述真正的分布式⽂件系统。
今天我们主要介绍L0-L3。
1、硬件⾼速缓存在这个层次结构的最顶层，是CPU内部的⼀些寄存器，它们的访问速度是⾮常快的，当今的CPU主频都是GHZ级别的，⽽对于内存DDR（L4）来说，每次存取操作都会耗⽤很多的时钟周期，这意味着，CPU需要等待很长时间来完成⼀次读或者写操作。
为了缩⼩CPU和RAM之间的速度不匹配，引⼊了硬件⾼速缓存内存(hardware cache memory)。
硬件⾼速缓存基于著名的局部性原理（locality priciple），该原理既适⽤于程序结构也适⽤于数据结构。
80x86体系结构引⼊了⼀个叫⾏（line）的新单位。
⾏由⼗⼏个连续的字节组成，它们以脉冲突发模式（burst mode）在慢速DRAM和快速的⽤来实现⾼速缓存的⽚上静态RAM（SRAM）之间传送，⽤来实现⾼速缓存。
⾼速缓存再被细分为⾏的⼦集。
在⼀种极端的情况下，⾼速缓存可以是直接映射的（direct mapped），这是主存个中的⼀个⾏总是存放在⾼速缓存中完全相同的位置。
在另⼀种极端情况下，⾼速缓存是充分关联的（fully associative），这意味着主存中的任意⼀个⾏可以存放在⾼速缓存中的任意位置。
但是⼤多数⾼速缓存在某种程度上是N-路组关联的（N-way set associative），意味着主存中的任意⼀个⾏可以存放在⾼速缓存N⾏中的任意⼀⾏中。
计算机体系结构存储器层次结构与缓存的工作原理
计算机体系结构存储器层次结构与缓存的工作原理计算机体系结构中的存储器层次结构与缓存是计算机系统中非常重要的组成部分。
存储器层次结构是指在计算机系统中，按照性能和容量进行划分的一系列存储器组件。
缓存则是存储器层次结构中的一个关键组件，用于提高计算机的运行速度和效率。
本文将详细介绍计算机体系结构存储器层次结构与缓存的工作原理。
一、存储器层次结构存储器层次结构是指计算机系统中按照存储器的访问速度和容量大小进行分层管理的一种结构。
在存储器层次结构中，存储器的速度逐级递减，容量逐级递增，从高到低依次为寄存器、高速缓存、主存储器和辅助存储器。
1.寄存器：寄存器是计算机系统中最快的存储器，位于CPU内部，用于存储指令和数据。
寄存器的容量较小，但访问速度非常快，可以直接与CPU进行交互。
2.高速缓存：高速缓存是位于CPU与主存储器之间的存储器，在缓存中存储了最近被访问的指令和数据。
缓存的容量比主存储器小，但访问速度比主存储器快得多。
高速缓存的作用是减少CPU与主存储器之间的访问时间，提高系统的响应速度。
3.主存储器：主存储器是计算机系统中的主要存储器，用于存储程序和数据。
主存储器的容量较大，但相对于寄存器和高速缓存而言，访问速度较慢。
4.辅助存储器：辅助存储器是计算机系统中的外部存储器，用于长期存储程序和数据。
辅助存储器容量大，但访问速度相对较慢。
二、缓存的工作原理缓存是存储器层次结构中的一个重要组成部分，它的作用是减少CPU访问主存储器的时间，提高系统的运行速度和效率。
缓存利用了程序的局部性原理，通过存储最近被访问的指令和数据，以便下次CPU访问时能够更快地获取。
缓存工作原理可以分为以下几个步骤：1.确定缓存行：缓存中的数据以缓存行为单位进行存储和管理。
在访问主存储器之前，缓存首先需要确定要访问的缓存行。
2.检查缓存：在确定了要访问的缓存行后，缓存会先检查该缓存行中是否已存储所需的数据。
如果已经存在，则称为缓存命中；如果不存在，则称为缓存未命中。
计算机系统基础：高速缓存概述单元测试与答案
一、单选题1、在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是（）。
A.寄存器-cache-主存-辅存B.寄存器-主存-cache-辅存C.寄存器-cache-辅存-主存D.寄存器-主存-辅存-cache正确答案：A2、在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是（）。
A.辅存-cache-主存-寄存器B.主存-辅存-cache-寄存器C.辅存-主存-cache-寄存器D.辅存-主存-寄存器-cache正确答案：C3、在主存和CPU之间增加cache的目的是（）。
A.增加内存容量B.增加内存容量，同时加快访问速度C.提高内存可靠性D.加快信息访问速度正确答案：D4、以下哪一种情况能很好地发挥cache的作用?A.程序中含有较多的I/O操作B.程序的大小不超过实际的内存容量C.程序具有较好的访问局部性D.程序的指令间相关度不高正确答案：C5、假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。
问主存第2593号单元所在主存块对应的cache行号是（）。
A.34B.81C.1D.17正确答案：D解析： D、因为按字节编址，主存块大小为32字节，所以块内地址占5位。
采用直接映射方式，共64行，故行号占6位。
因为2593=2048+512+32+1=0…01 010001 00001B，根据主存地址划分的结果，可以看出2593单元所在主存块对应的cache行号为010001B=17。
6、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。
问主存第2593号单元所在主存块对应的cache组号是（）。
A.17B.1C.81D.34正确答案：B解析： B、因为按字节编址，主存块大小为32字节，所以块内地址占5位。
采用4路组相联映射方式，共64行，分64/4=16组，故组号占4位。
因为2593=2048+512+32+1=0…0101 0001 00001B，根据主存地址划分的结果，可以看出2593单元所在主存块对应的cache组号为0001B=1。
计算机体系结构中的缓存与存储器层次结构
计算机体系结构中的缓存与存储器层次结构计算机体系结构中的缓存与存储器层次结构是现代计算机设计中非常重要的一部分。
缓存与存储器层次结构的设计，在提高计算机性能和运行效率方面起到了至关重要的作用。
本文将详细介绍计算机体系结构中的缓存与存储器层次结构的概念、功能以及优化策略。
一、缓存的概念与功能缓存是一种位于计算机处理器和主存之间的高速存储器，其目的是以更快的速度提供数据，从而减少处理器对主存的访问时间。
缓存通常采用了“局部性原理”，即在程序运行过程中，程序对数据的访问往往具有时间和空间的局部性特征。
因此，缓存会提前将程序可能频繁使用的数据从主存中复制到高速缓存中，以便在需要时快速访问，从而提高系统的整体性能。
缓存的功能主要包括存储数据和提供数据。
当处理器需要访问一个特定的数据时，首先会在缓存中进行查找。
如果缓存中存在该数据，则被称为“命中”，处理器可以直接从缓存中读取数据，从而节省了访问主存的时间。
如果缓存中不存在该数据，则被称为“未命中”，此时处理器需要从主存中读取数据，并将其复制到缓存中，以便下一次访问。
二、存储器层次结构存储器层次结构是计算机中各级存储器之间的层次化结构。
在存储器层次结构中，存储器按照访问速度和容量的大小分为若干级别，从而在提供足够大容量的同时，也保证了数据的高速访问。
存储器层次结构通常分为以下几个层级：寄存器、高速缓存、主存、磁盘存储器等。
其中，寄存器容量最小，但访问速度最快；高速缓存的容量比寄存器大，但访问速度比主存快；主存的容量比高速缓存大，但访问速度比磁盘存储器快。
三、缓存的优化策略为了充分发挥缓存的作用，并提高计算机的性能，设计人员采用了一系列优化策略：1. 块大小优化：缓存通过以固定的块大小存储数据。
选择适当的块大小能够提高缓存的命中率。
如果块大小太小，会增加不命中的次数；如果块大小太大，会浪费缓存容量。
因此，选择合适的块大小是一项重要的优化策略。
2. 替换算法优化：当缓存中的数据满时，新的数据需要替换掉已经存在的数据。
计算机存储体系结构的层次、特点和目的
计算机存储体系结构的层次、特点和目的计算机存储体系结构是指计算机中各种存储介质之间的组织结构和层次关系。
它是计算机系统中非常重要的一部分，涉及到数据的存储、读取和处理等方面。
计算机存储体系结构的层次、特点和目的主要有以下几个方面。
1. 层次结构：计算机存储体系结构按照存储介质的性能和容量特点，划分为不同的层次。
通常分为主存储器、辅助存储器和高速缓存三个层次。
主存储器是计算机中最接近CPU的存储介质，其特点是容量较小但读写速度快，常用的有内存和寄存器。
辅助存储器是用于长期存储数据和程序的介质，其容量大但读写速度相对较慢，常用的有硬盘、光盘等。
高速缓存是介于主存储器和CPU之间的存储介质，其容量较小但读写速度非常快，常用的有一级缓存和二级缓存。
2. 特点：计算机存储体系结构的特点主要体现在以下几个方面。
层次结构的特点使得存储介质在不同层次间可以相互补充，高层次的存储介质可以缓解低层次的存储介质容量不足的问题，而低层次的存储介质又可以提供更快的访问速度。
存储体系结构的特点使得计算机系统可以根据实际需求进行灵活配置。
不同的存储介质可以根据其特点和成本来选择，从而平衡系统的性能和成本。
存储体系结构的特点还包括可扩展性和可靠性。
可以根据需要增加或替换存储介质，从而提高系统的容量和可靠性。
存储体系结构还具有访问速度和成本之间的折中。
高速存储介质通常成本较高，而容量较小；而低速存储介质通常成本较低，但容量较大。
3. 目的：计算机存储体系结构的目的主要有以下几个方面。
存储体系结构的目的是为了提高计算机系统的性能。
通过将存储介质划分为不同的层次，可以根据其性能特点来提高系统的整体性能。
存储体系结构的目的是为了提供足够的存储容量。
不同的存储介质可以提供不同的存储容量，从而满足不同应用的需求。
存储体系结构的目的是为了提供可靠的数据存储。
通过将数据存储在不同的存储介质中，可以提高数据的可靠性和安全性。
存储体系结构的目的还包括提供较低的成本。
计算机组成原理-第3章_存储系统
存储周期 RW 刷新1 RW 刷新2 …
500ns 500ns
刷新间隔2ms
用在低速系统中
各刷新周期分散安排 在存取周期中。
… RW 128 RW
例如上图所示的DRAM有128行，如果刷新周期为 2ms，则每一行必须每隔2ms÷128=62.5us进行一次。
5、存储器控制电路
DRAM刷新需要硬件电路支持，它们集成在一个芯片 上，形成DRAM控制器，是CPU和DRAM间的接口电路。
写周期：实现写操作，要求CS和WE同时有效，有效期间地址 和数据信号不能变化；为了保证CS和WE变为无效前能把数据 可靠的写入，数据必须提前一段时间在数据总线上稳定存在； 而在WE变为高电平后再经过一段时间地址信号才允许改变。
*** DRAM存储器
1、DRAM存储元的记忆原理
SRAM存储器的存储元是一个 触发器，它具有两个稳定的状态。
外存储器：简称“外存”，大容量辅助存储器；磁表面存储
器或光盘存储器；存放需联机保存但暂时不需要的程序和数 据。容量从几十MB到几百GB，甚至更大。存取速度为若干
ms。
其他功能的存储器：如微程序控制器的控存、在显示和印刷 输出设备中的字库和数据缓冲存储器。
*** 主存储器的技术指标
主要性能指标：存储容量、存取时间、存储周期和存储器带宽。
地址信息到达时，使T5、T6、T7、T8导通，存储 元的信息被送到I/O与I/O线上， I/O与I/O线接上一个 差动读出放大器，从其电流方向，可以得出所存信息 是“1”或“0”。也可I/O或I/O一端接到外部，看其 有无电流通过，得出所存信息。
扩充：存储芯片规格的表示
在很多内存产品介绍文档中，都会用M×W的方式来表示芯 片的容量。
了解计算机的存储器层次结构
了解计算机的存储器层次结构计算机的存储器层次结构计算机是一种拥有强大运算能力的现代工具，而存储器是计算机体系结构中至关重要的组成部分。
了解计算机的存储器层次结构对于理解计算机的运行原理、优化程序性能以及选择适当的硬件配置都十分重要。
存储器层次结构是指计算机内部组织的层次化结构，按照速度和容量的大小将存储器划分为多个层次。
每个层次的存储器都具有不同的特点和访问速度，以满足计算机在不同场景下的存储需求。
存储器层次结构通常包括以下几个层次：寄存器、高速缓存、主存储器和辅助存储器。
1. 寄存器寄存器是存储器层次结构中访问速度最快的部分。
它们位于处理器内部，用于存储指令和数据。
寄存器的容量相对较小，但由于其高速度，可以快速地提供指令和数据，供处理器立即使用。
寄存器在处理器内部直接与ALU（算术逻辑单元）进行交互，因此在计算机的存储器层次中处于最顶层。
2. 高速缓存高速缓存是介于寄存器和主存储器之间的存储器层次。
它是为了弥补主存储器和处理器之间速度差异而设计的，能够提供快速的数据访问。
高速缓存通常分为多级，如L1、L2、L3缓存。
L1缓存位于处理器内部，L2缓存和L3缓存则位于处理器芯片外部。
高速缓存中保存了最常用的指令和数据，以便快速地供处理器访问。
高速缓存通过预取和替换算法，提高了程序执行的性能。
3. 主存储器主存储器是计算机中用于存储程序和数据的核心部件。
它通常是以字节为单位进行寻址的，可以随机读写。
主存储器的容量相对较大，可以容纳大量的程序和数据，但其访问速度相对于寄存器和高速缓存来说较慢。
主存储器通过地址总线和数据总线与处理器进行通信，将指令和数据传递给处理器。
4. 辅助存储器辅助存储器是存储器层次结构中容量最大的部分，用于存储大量的程序、数据和文件。
常见的辅助存储器包括硬盘、固态硬盘、光盘和磁带等。
辅助存储器与主存储器的区别在于其访问速度相对较慢，但容量远大于主存储器。
辅助存储器在计算机系统中扮演着长期存储和备份数据的角色。
第7章 存储器分层体体系结构[优质PPT]
![第7章 存储器分层体体系结构[优质PPT]](https://img.taocdn.com/s3/m/2285663ce87101f69e3195f9.png)
7.2.4 半导体随机存取存储器
6264引脚功能说明： • A12～A0：地址线 • D7～D0：数据线 • CE：片选信号 • WE：写信号 • OE：读信号 • NC：未使用
7.2.4 半导体随机存取存储器
动态存储器DRAM
假设要将“1”存
1
储在该单元中
1
1
1
1
7.2.4 半导体随机存取存储器
顺序存取存储器(SAM) 必须按顺序访问,例如：磁带。
速度慢，现在已Out了。
7.1 存储器概述
直接存取储器(DAM)
第1步：直接选取该区域 第2步：该区域内顺序存取
7.1 存储器概述
按可更改性分类 只读存储器(ROM)
最初的信息是如 何写入的呢？
读/写存储器
7.1 存储器概述
1
0
1
7.2.4 半导体随机存取存储器
静态RAM的组成
7.2.4 半导体随机存取存储器
静态存储器(SRAM)的特点：
(1) 无需进行数据的刷新，外围电路简单。 (2) 速度快。 (3) 管数较多，成本高。 (4) 功耗大，双稳态触以器中始终有一个MOS
管导通。
7.2.4 半导体随机存取存储器
静态RAM芯片举例
位扩展
在位数方向扩展(加大字长)，使芯片的位数与 系统要求位数相一致的。
7.3.2 存储器芯片的扩展
字扩展
译码电路
7.4 半导体只读存储器和Flash存储器
半导体只读存储器 掩膜只读存储器 可编程只读存储器 可擦除可编程只读存储器 电擦除电改写只读存储器
半导体Flash存储器
按功能分类 高速缓冲存储器 主存储器 辅助存储器 海量后备存储器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
存储（读写）周期。 （异步刷新的刷新周期为 2ms/256=7.8µs）
6. 某计算机中已配有 0000H-7FFFH 的 ROM 区域，现在再用 8K×4 位的 RAM 芯片形成 32K×8 位的存储 区域，CPU 地址总线为 A0-A15，数据总线为 D0-D7，控制信号为 R/W#（读/写）、MREQ#（访存）。 要求说明地址译码方案，并画出 ROM 芯片、RAM 芯片与 CPU 之间的连接图。 参考答案： CPU 地址线共 16 位，故存储器地址空间为：0000H – FFFFH，其中 8000H – FFFFH 为 RAM 区， 共 215=32K 个单元，容量为 32KB，故需 8Kx4 位的芯片数为 32KB/8Kx4 位=4x2=8 片。 若 CPU 地址线为 24 位，ROM 区为 000000H – 007FFFH，则如何？ ROM 区大小为 32KB，总大小为 16MB=214KB=512x32KB，所以 RAM 区大小为 511x32KB 共需使用 RAM 芯片数为 511x32KB/8Kx4 位=511x4x2 个芯片。
10. 假定某机主存1GB，按字节编址。Cache的数据区（即不包括标记、有效位等存储区）有64KB，块大 小为128字节，采用直接映射和直写（Write-Through）方式。请问：
11) 主存地址如何划分？要求说明每个字段的含义、位数和在主存地址中的位置。
1) Cache的总容量为多少位？ 参考答案： 12) 主存： Cache 共 64KB/128B=512 行列问题。（参考答案略） （1）计算机内部为何要采用层次化存储体系结构？层次化存储体系结构如何构成？ （2）SRAM 芯片和 DRAM 芯片各有哪些特点？各自用在哪些场合？ （3）CPU 和主存之间有哪两种通信方式？SDRAM 芯片采用什么方式和 CPU 交换信息？ （4）为什么在 CPU 和主存之间引入 Cache 能提高 CPU 访存效率？ （5）为什么说 Cache 对程序员来说是透明的？ （6）什么是 Cache 映射的关联度？关联度与命中率、命中时间的关系各是什么？ （7）为什么直接映射方式不需要考虑替换策略？ （8）为什么要考虑 Cache 的一致性问题？读操作时是否要考虑 Cache 的一致性问题？ （9）什么是物理地址？什么是逻辑地址？地址转换由硬件还是软件实现？为什么？ （10）什么是页表？什么是快表（TLB）？ （11）在存储器层次化结构中，“Cache-主存”、“主存-外存”这两个层次有哪些不同？
4. 用 64K×1 位的 DRAM 芯片构成 256K×8 位的存储器，要求： 1) 计算所需芯片数，并画出该存储器的逻辑框图。 2) 若采用分散刷新方式，每单元刷新间隔不超过 2ms，则刷新信号周期是多少？若采用集中刷新方 式，则存储器刷新一遍最少用多少读/写周期？ 参考答案： 1) 256KB / 64K×1 位 = 32 片. 2) 采用分散刷新时，刷新周期是存储周期的 2 倍； 因为 DRAM 芯片存储阵列为 64K=256×256，所以集中刷新时，整个存储器刷新一遍需要 256 个
主存地址为 30 位，其中，高 14 位为标志；中间 9 位为行索引（行号）；低 7 位为块内地址。 2) 考虑有效位、标志位而不考虑替换算法等所需的控制位，Cache总容量为：
512x(128x8+14+1)位=519.5K位。
11. 假定某计算机的Cache共16行，开始为空，块大小为1个字，采用直接映射方式。CPU执行某程序时， 依次访问以下地址序列：2，3，11，16，21，13，64，48，19，11，3，22，4，27，6和11。要求： 1) 说明每次访问是命中还是缺失，试计算访问上述地址序列的命中率。 2) 若 Cache 数据区容量不变，而块大小改为 4 个字，则上述地址序列的命中情况又如何？ 参考答案 1) Cache：直接映射，16= 16 块 x1 字/块；主存：1 字/块，所以：主存块号=字号 映射公式为：Cache 块号 = 字号 mod 16 开始 Cache 为空，所以第一次都是 miss 2-2: miss, 3-3: miss, 11- 11: miss, 16- 0: miss, 21-5: miss, 13-13: miss， 64-0: miss、replace 48-0: miss、replace，19-3: miss、replace，11-11: hit, 3-3: miss、replace，22-6: miss, 4-4: miss，27-11: miss、replace，6-6: miss、replace，11-11: miss、replace 只有一次命中！ 2) Cache：直接映射，16=4 块 x4 字/块；主存：4 字/块，所以：主存块号=[字号/4] 映射公式为：Cache 块号 = 主存块号 mod 4 开始 Cache 为空，所以第一次都是 miss 2-0-0: miss; 3-0-0: hit; 11-2-2: miss，16-4-0: miss, replace，21-5-1、13-3-3: miss 64-16-0、48-12-0、19-4-0: miss, replace，11-2-2: hit，3-0-0: miss、replace， 22-5-1: hit，4-1-1: miss、replace，27-6-2: miss、replace，6-1-1: hit，11-2-2: miss、replace 命中 4 次。 块变大后，提高了空间局部性的利用率，从而使命中率提高！
7. 假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为3, 9, 17, 2, 51, 37, 13, 4, 8, 41, 67, 10，则哪些地址访问会发生体冲突？ 参考答案： 对于 4 体交叉访问的存储系统，每个存储模块的地址分布为： Bank0: 0、4、8、12、16 … … Bank1: 1、5、9、13、17 …37 …41… Bank2: 2、6、10、14、18 … … Bank3: 3、7、11、15、19…51…67 如果给定的访存地址在相邻的四次访问中出现在同一个 Bank 内，就会发生访存冲突。所以： 17 和 9、37 和 17、13 和 37、8 和 4、41 和 37 发生冲突。
3. 已知某机主存容量为 64KB，按字节编址。问： 1) 若用 1K×4 位的 SRAM 芯片构成该存储器，需要多少片芯片？ 2) 主存地址共多少位？几位用于选片？几位用于片内选址？ 3) 画出该存储器的逻辑框图。 参考答案： 1) 64KB / 1K×4 位 = 128 片 2) 主存地址共 16 位，6 位选片，10 位片内选址。