数字电子技术 第五章 时序讲义逻辑电路课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2脚CP是计数脉冲输入端，接计数器内部所有触发器的时 钟脉冲输入端，实现触发器状态同步转换；
3数～器6脚输D出0～端D；3是15并脚行CO输是入进数位据信端号，输1出1～端1，4脚16Q脚3～为Q供0是电计电 源端，8脚为接地端。
74LS161的功能表如表5.4所示。
表5.4 74LS161的功能表
精品
数字电子技术 第 五章 时序逻辑电 路课件
第5章 时序逻辑电路
本章要点
• 计数器及应用 • 寄存器及应用 • 时序逻辑电路的分析与设计
5.1 计数器及应用
计数器在计算机及各种数字仪表中应用广泛，具有记忆输
入脉冲个数的功能，还可以实现分频、定时等。
5.1.1 任务描述 (1)按图5.1所示连接电路，检查无误后接通电源。 (2)闭合开关S，观察发光二极管的发光情况，记录观察到 的结果；输入时钟脉冲，再观察发光二极管的发光情况; (3)断开开关S，输入时钟脉冲，观察发光二极管的发光情 况；连续输入时钟脉冲，观察发光二极管的发光情况， 依次将观察到的结果记录于表5.1。
表5.2 计数器状态转换表
输 CR
0 1 1 1 1 1 1 1 1
入
CP1 × 0 1 2 3 4 5 6 7
输
出
Q3
Q2
Q1
0
0
0
0
0
0
0
0
1
0
1
0
0
1Hale Waihona Puke Baidu
1
1
0
0
1
0
1
1
1
0
1
1
1
对应的十 进制数
0 1 2 3 4 5 6 7
由表5.2可知，当时钟脉冲（CP1）作为计数脉冲输入时， 计数器输出的状态与输入的计数脉冲个数对应的二进制数
输入
C R L D C TP C TT C P D 3 D 2
0 ×× ×××× 1 0 × × ↑ d3 d2
1 1 1 1 ↑ ××
D1 D0 Q3
×× 0 d1 d0 d3
××
输出
Q 2 Q 1 Q 0 CO
0 000 d2 d1 d0
计数
1
说明
清零 置数 Q3～Q1全1 时，产生进
位
1 1 0 ×××××× 1 1 × 0 ×××××
2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、74LS163等。 74LS161的实物图、引脚排列和逻辑符号如图5.4所示。
（a） 实物图
（b） 引脚排列
（c） 逻辑符号
图5.4 集成同步二进制计数器74LS161
74LS161的16个引脚中：1脚 C R 为异步清零端，9脚 L D 是置 数；控制端，7脚CTP、10脚CTT是计数器的工作状态控制端
在实际应用中，计数器是以集成电路形式存在的，主 要有集成二进制计数器、集成十进制计数器两大类，其他 进制计数器可由它们通过外电路设计来实现。在每一大类 计数器中，又以同步与异步、加计数与可逆计数来细分。
5.1.3 二进制计数器及应用
遵循二进制计数规则计数的计数器称为二进制计数器 。通常，由4位触发器构成的集成二进制计数器，通过引 脚选择可组成二-八-十六进制计数器。在外电路控制下， 二进制计数器可实现十进制计数。如果将两个集成二进制 计数器级联，还可以实现24进制计数、60进制计数等。
1. 集成异步二进制计数器
图5.1所示演示电路中所用的74LS197是一个集成异步二进 制加计数器，其引脚排列和逻辑符号如图5.3（a）、（b） 所示。
（a） 引脚排列
（b） 逻辑符号
图5.3 集成异步二进制计数器74LS197
74LS197的14个引脚中：13脚C R 是异步清零端；1脚CT/ L D 是计数和置数控制端，低电平“0”时置数，高电平“1”时 计数；8脚CP0、6脚CP1是2个时钟脉冲输入端，采用下降沿 触发；11、3、10、4脚D3～D0是并行输入数据端；12、2、 9、5脚Q3～Q0是计数器输出端；14脚为供电电源端，7脚为 接地端。
74LS197可以实现二-八-十六进制计数，其功能表如表5.3所示。
表5.3 74LS197的功能表
输
入
输出
C R CT/ LD CP D3 D2 D1 D0 Q3 Q2 Q1 Q0
说明
0 × ××××× 0 0 0 0
清零
1 0 × d3 d2 d1 d0 d3 d2 d1 d0
置数
CP0=CP、 CP1=Q0 ， 16进制
图5.1 计数器演示电路
图5.2 S断开，来第2个CP时观察到的现象
5.1.2 计数器的基本功能与分类
1. 计数器的基本功能
如果将演示过程中的开关S闭合看作是“0”、断开看作 是“1”，用替换S；将发光二极管“亮”看作是“1”、“亮” 看作是“0”，用Qn替换对应的发光二极管；则表5.1可 转换为计数器状态转换表，如表5.2所示。
1 1 ↓ ××××
计数
CP1= CP ，8 进制
CP0=CP、 CP1=0/1， 2进制
由表5.3可知，74LS197具有如下功能。
① 当13脚C R 接低电平“0”时，计数器被清零，低电平电压最 大值为0.8V。正常使用时，13脚C R 应接高电平“1”，高电
平电压最小值为2V。
② 当1脚CT/L D 接低电平“0”时，计数器置数，将11、3、10 、4脚D3～D0端等待输入的数据置入计数器。计数器置入 数据后，将以置入的数据为起点，开始计数。正常计数时
一致。因此，由计数器的输出状态可判断出输入了多少个 计数脉冲，即计数器可以实现计数功能。
2. 计数器分类
同步计数器
计数器
根据触发器的触发方式可分为 异步计数器
二进制计数器 根据进位规则不同可分为
十进制计数器
任意进制计数器
同步计数器的特点是构成计数器的所有触发器共用同
一个时钟脉冲，触发器的状态同时更新，计数速度快；而 异步计数的特点是构成计数器的触发器不共用同一个时钟 脉冲，所有触发器更新状态的时刻不一致，计数速度相对 较慢。
保持 保持
由表5.4可知，74LS161具有如下功能。
① 当1脚C R 接低电平“0”时，计数器被清零，低电平电压最 大值为0.8V。正常使用时，1脚C R 应接高电平“1”，高电 平电压最小值为2V。
，1脚CT/L D 应接高电平“1”。 ③ 当8脚CP0接输入的计数脉冲（CP）、6脚CP1接5脚Q0输
出时，在CP的下降沿，计数器进行十六进制计数。
④ 只有6脚CP1接输入的计数脉冲（CP）时，在CP的下降沿 ，计数器进行八进制计数。
⑤ 只有8脚CP0接输入的计数脉冲（CP）时，在CP的下降沿 ，计数器进行二进制计数。
3数～器6脚输D出0～端D；3是15并脚行CO输是入进数位据信端号，输1出1～端1，4脚16Q脚3～为Q供0是电计电 源端，8脚为接地端。
74LS161的功能表如表5.4所示。
表5.4 74LS161的功能表
精品
数字电子技术 第 五章 时序逻辑电 路课件
第5章 时序逻辑电路
本章要点
• 计数器及应用 • 寄存器及应用 • 时序逻辑电路的分析与设计
5.1 计数器及应用
计数器在计算机及各种数字仪表中应用广泛，具有记忆输
入脉冲个数的功能，还可以实现分频、定时等。
5.1.1 任务描述 (1)按图5.1所示连接电路，检查无误后接通电源。 (2)闭合开关S，观察发光二极管的发光情况，记录观察到 的结果；输入时钟脉冲，再观察发光二极管的发光情况; (3)断开开关S，输入时钟脉冲，观察发光二极管的发光情 况；连续输入时钟脉冲，观察发光二极管的发光情况， 依次将观察到的结果记录于表5.1。
表5.2 计数器状态转换表
输 CR
0 1 1 1 1 1 1 1 1
入
CP1 × 0 1 2 3 4 5 6 7
输
出
Q3
Q2
Q1
0
0
0
0
0
0
0
0
1
0
1
0
0
1Hale Waihona Puke Baidu
1
1
0
0
1
0
1
1
1
0
1
1
1
对应的十 进制数
0 1 2 3 4 5 6 7
由表5.2可知，当时钟脉冲（CP1）作为计数脉冲输入时， 计数器输出的状态与输入的计数脉冲个数对应的二进制数
输入
C R L D C TP C TT C P D 3 D 2
0 ×× ×××× 1 0 × × ↑ d3 d2
1 1 1 1 ↑ ××
D1 D0 Q3
×× 0 d1 d0 d3
××
输出
Q 2 Q 1 Q 0 CO
0 000 d2 d1 d0
计数
1
说明
清零 置数 Q3～Q1全1 时，产生进
位
1 1 0 ×××××× 1 1 × 0 ×××××
2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、74LS163等。 74LS161的实物图、引脚排列和逻辑符号如图5.4所示。
（a） 实物图
（b） 引脚排列
（c） 逻辑符号
图5.4 集成同步二进制计数器74LS161
74LS161的16个引脚中：1脚 C R 为异步清零端，9脚 L D 是置 数；控制端，7脚CTP、10脚CTT是计数器的工作状态控制端
在实际应用中，计数器是以集成电路形式存在的，主 要有集成二进制计数器、集成十进制计数器两大类，其他 进制计数器可由它们通过外电路设计来实现。在每一大类 计数器中，又以同步与异步、加计数与可逆计数来细分。
5.1.3 二进制计数器及应用
遵循二进制计数规则计数的计数器称为二进制计数器 。通常，由4位触发器构成的集成二进制计数器，通过引 脚选择可组成二-八-十六进制计数器。在外电路控制下， 二进制计数器可实现十进制计数。如果将两个集成二进制 计数器级联，还可以实现24进制计数、60进制计数等。
1. 集成异步二进制计数器
图5.1所示演示电路中所用的74LS197是一个集成异步二进 制加计数器，其引脚排列和逻辑符号如图5.3（a）、（b） 所示。
（a） 引脚排列
（b） 逻辑符号
图5.3 集成异步二进制计数器74LS197
74LS197的14个引脚中：13脚C R 是异步清零端；1脚CT/ L D 是计数和置数控制端，低电平“0”时置数，高电平“1”时 计数；8脚CP0、6脚CP1是2个时钟脉冲输入端，采用下降沿 触发；11、3、10、4脚D3～D0是并行输入数据端；12、2、 9、5脚Q3～Q0是计数器输出端；14脚为供电电源端，7脚为 接地端。
74LS197可以实现二-八-十六进制计数，其功能表如表5.3所示。
表5.3 74LS197的功能表
输
入
输出
C R CT/ LD CP D3 D2 D1 D0 Q3 Q2 Q1 Q0
说明
0 × ××××× 0 0 0 0
清零
1 0 × d3 d2 d1 d0 d3 d2 d1 d0
置数
CP0=CP、 CP1=Q0 ， 16进制
图5.1 计数器演示电路
图5.2 S断开，来第2个CP时观察到的现象
5.1.2 计数器的基本功能与分类
1. 计数器的基本功能
如果将演示过程中的开关S闭合看作是“0”、断开看作 是“1”，用替换S；将发光二极管“亮”看作是“1”、“亮” 看作是“0”，用Qn替换对应的发光二极管；则表5.1可 转换为计数器状态转换表，如表5.2所示。
1 1 ↓ ××××
计数
CP1= CP ，8 进制
CP0=CP、 CP1=0/1， 2进制
由表5.3可知，74LS197具有如下功能。
① 当13脚C R 接低电平“0”时，计数器被清零，低电平电压最 大值为0.8V。正常使用时，13脚C R 应接高电平“1”，高电
平电压最小值为2V。
② 当1脚CT/L D 接低电平“0”时，计数器置数，将11、3、10 、4脚D3～D0端等待输入的数据置入计数器。计数器置入 数据后，将以置入的数据为起点，开始计数。正常计数时
一致。因此，由计数器的输出状态可判断出输入了多少个 计数脉冲，即计数器可以实现计数功能。
2. 计数器分类
同步计数器
计数器
根据触发器的触发方式可分为 异步计数器
二进制计数器 根据进位规则不同可分为
十进制计数器
任意进制计数器
同步计数器的特点是构成计数器的所有触发器共用同
一个时钟脉冲，触发器的状态同时更新，计数速度快；而 异步计数的特点是构成计数器的触发器不共用同一个时钟 脉冲，所有触发器更新状态的时刻不一致，计数速度相对 较慢。
保持 保持
由表5.4可知，74LS161具有如下功能。
① 当1脚C R 接低电平“0”时，计数器被清零，低电平电压最 大值为0.8V。正常使用时，1脚C R 应接高电平“1”，高电 平电压最小值为2V。
，1脚CT/L D 应接高电平“1”。 ③ 当8脚CP0接输入的计数脉冲（CP）、6脚CP1接5脚Q0输
出时，在CP的下降沿，计数器进行十六进制计数。
④ 只有6脚CP1接输入的计数脉冲（CP）时，在CP的下降沿 ，计数器进行八进制计数。
⑤ 只有8脚CP0接输入的计数脉冲（CP）时，在CP的下降沿 ，计数器进行二进制计数。