数字电子钟设计

数

字

电

子

钟

设

计

通信与信息工程学院

电子信息科学与技术

目录

一、目录 (2)

二、实验原理........................................................ 错误！未定义书签。

实验内容 (3)

设计要求 (3)

三、方案设计 (4)

四、分工 (5)

五、硬件设计及仿真 (5)

1振荡器的设计 (5)

2分频器的设计 (7)

3时间计数器的设计 (8)

3.1六十进制计数器 (8)

3.2二十四进制计数器 (10)

4译码器与显示器的设计 (11)

5校时电路 (11)

六、电路的总体设计 (3)

七、总结 (14)

二、实验原理

实验内容

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。

本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。

在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。

实验证明该设计电路基本上能够符合设计要求。

设计要求

（1）时钟的“时”要求用两位显示并用二十四小时制显示；

（2）时钟的“分”、“秒”要求各用两位显示；

（3）整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位。

三、方案设计

基本时钟电路

图1-1数字钟电路的系统框图

由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、

“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分，秒的校准。

四、分工

在电路设计中，在同伴连接电路时，我负责检查连接的是否正确，当我连接电路时，同伴也检查我连接的电路，当遇到不懂得问题时，我们一起讨论，把自己的观点告诉对方，互相指出思考中遗漏的问题，以及理解错的部分。

当遇到我们都不知道的东西，就查阅资料或者请教同学，我们发挥不耻下问的精神，把电路的大体设计都搞懂后，开始做仿真，在仿真的过程中，因为粗心，连错了一根线，导致电路完成后，不能实现实验要求，我和同伴认真检查了电路图，终于发现了错误，改正错误后，实验显示了正确的结果，我们都很开心。

实际连接电路时我们一起合作，给对方剪合适的线，有问题时，一起动手试验，在多次检查和改正后，电子钟的设计终于成功了。

五、硬件设计及仿真

1振荡器的设计

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来

说，振荡器的频率越高，计时器的精度越高。

在本设计中振荡器采用的是由集成电路555与RC 组成的多谐振荡器。其电路图如下图2-1-1：

接通电源后，电容C1被充电， c v 上升，当c v 上升到大于2/3cc V 时，触发器被复位，放电管T 导通，此时0v 为低电平，电容C1通过2R 和T 放电，使c v 下降。当c v 下降到小于1/3cc V 时，触发器被复位，0v 反转为高电平。电容器C1放点结束，所需时间为：

22202/3ln ln 20.701/3cc PL cc

V t R C R C R C V -==≈- 当C1放点结束时，T 截止，VCC 将通过R1、R2向电容器C1充电，vC 由1/3VCC 上升到2/3VCC 所需的时为：

1212121/3()ln ()ln 20.7()2/3cc cc PH cc cc

V V t R R C R R C R R C V V -=+=+≈+-

当vC 上升到2/3VCC 时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为

121 1.43(2)PH PL f t t R R C

=≈++ 本设计中，由电路图和f 的公式可以算出，微调R3=60k 左右，其输出的频率为f=1000Hz.

2分频器的设计

通常，数字钟的晶体振荡器输出频率较高，为了得到1Ｈz 的秒信号输入，需要对振荡器的输出信号进行分频。

分频器的功能主要有两个：一个是产生标准脉冲信号；二是提供功能扩展电路所需要的信号。

本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路也是3个中规模计数器74LS90N 来构成的3级1/10分频。

其电路如下图2-2-1所示：

由上图可以看出，由振荡器的1000Hz高频信号从U0的14端输入，经过三片74LS90N的三级1/10分频，就能从U2的11端输出得到标准的秒脉冲信号。

3时间计数器的设计

由图1-1的方框图可以清楚的看到，显示“时”、“分”、“秒”需要六片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为24进制计数。在本设计中均用74LS90N来实现：

3.1六十进制计数器

“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图2-3-1所示，是采