FIR内插滤波器结构与实现综述

FIR内插滤波器结构与实现综述刘春霞王飞雪(国防科技大学电子科学与工程学院卫星导航定位研发中心长沙410073)摘要:在全数字接收机对多抽样率信号处理的需求下,滤波器的高效实现成为我们关注的重点。首先综述了FIR内插滤波器的三种常用结构,然后对半带滤波器、CIC(cascadedintegrator-comb)滤波器的特殊结构进行了剖析,说明了各种类型内插滤波器的优缺点,给出了CIC滤波器设计参数和幅频响应的关系。最后对内插滤波器的一类特殊应用-分数倍内插滤波器进行分析,并提出了一种分数倍内插滤波器的高效实现结构。关键词:全数字接收机;内插滤波器;内插因子;高效结构中图分类号:TN713.7ASurveyofFIRInterpolationFilterStructureandApplicationLiuChunxiaWangFeixue(SatelliteNavigationandPositioningR&DCenter,SchoolofElectronicScienceandEngineering,NationalUniv.ofDefenseTechnology,Changsha410073)Abstract:Intheneedofmultiratesignalprocessingoffulldigitalreceiver,thehighefficientimplementoffiltersbecometheemphasisofourattentions.AsurveyisgivenaboutthreestructuresofFIRinterpolationfilter.ThroughanalyzesthespecialstructureofhalfbandfilterandCICfilter,itofferstheadvantagesanddisadvantagesofvariousfiltersandprovidestherelationshipbetweentheparametersofCICfilterandthefrequencyresponse.Intheend,duringtheintroductiontoaspecialapplicationofinterpolation,non-integerradiointerpolationfilter,aneffectiveimplementationstructureispresentedoffractionalratiointerpolationfilter.Keywords:fulldigitalreceiver,interpolationfilter,interpolationfactor,highefficientstructureClassnumber:TN713.71引言在信号处理应用中,常常需要将某个抽样信号变换成一个新的、具有不同抽样率的抽样信号,这就是多抽样率信号处理[1]。实现抽样率提高的过程称为内插,实现抽样率降低的过程则称为抽取。抽取和内插是多抽样率信号处理中的两个基本环节,其重要性不言而喻。因为抽取是内插的对偶系统[2],所以只要掌握了内插滤波器的设计方法,就可以很方便地推出抽取滤波器的设计方法。在内插滤波器的设计中,我们总是希望在低抽样率下实现乘法运算以使每秒钟内的乘法次数最少,因此有必要对内插滤波器的结构进行研究,以期得到更高效地实现方法。本文首先对FIR内插数字滤波器的三种基本实现结构进行了综述,指出多相结构和多级实现结构一般比单级实现结构效率高,并给出了滤波器长度不是内插因子的倍数时多相滤波器的实现。在对CIC滤波器的研究中给出了滤波器的设计参数与幅频响应的关系,指出CIC滤波器虽然硬件实现非常简单,能够做到无乘法器设计,但是不能设计任意过渡带宽的CIC滤波器。本文的最后对分数倍内插滤波器进行了研究,提出了一种可以避免频谱混叠的高效实现结构。1

9总第146期2005年第2期舰船电子工程ShipElectronicEngineeringVol.25No.2收稿日期:2004年11月3日,修回日期:2004年12月1日基金项目:湖南省杰出青年科学基金资助(项目编号:04JJY10011)
2FIR内插滤波器结构如无特别说明,本文中x()指原始输入序列,y()指内插滤波后输出的序列,h()指去镜像滤波器。总结FIR内插滤波器的基本实现结构,主要有以下三种。2.1直接结构顾名思义,直接结构就是按照信号流程直接实现的结构,这是滤波器最普通的实现结构。整数倍内插系统框图如图1所示,其中R为抽样率提高的倍数,称为内插因子[1],则该整数倍内插系统的FIR直接实现结构如图2,图中h(0),h(1), ,h(N-1)表示N点FIR滤波器的N个系数。可以看出,直接实现结构时去镜像滤波器h(m)工作在高采样率下,而在高效结构[1][2]中h(m)工作在低采样率下。x(n)!Rh(m)y(m)低抽样率高抽样率图1整数倍内插系统框图图2FIR内插滤波器的直接实现及其高效结构2.2多相结构当内插滤波器的长度较长时,可以通过把内插滤波器分解为若干个不同相位的子滤波器组来提高运算效率,这就是滤波器的多相结构[1]。对R倍内插滤波器,就有R个多相滤波器,如图3所示,其中p(n)表示R个多相滤波器,=0,1, ,R-1。可以看出,内插滤波器的多相结构中各子滤波器均工作在低采样率下,因此它是一种高效结构。文献[2]给出了多相滤波器p(n)和原型内插滤波器h(m)的时域和Z域关系。图3R倍内插滤波器的多相结构p(n)=h(nR+),=0,1, ,R-1,并对所有n值(1)p(z)=1R?n-1l=0ej(-2 l)/R,H(ej(-2 l)/R)(2)在以前的文献[1]~[4]中关于多相滤波器的设计往往限制原型内插滤波器h(m)的长度N是R的倍数,则多相滤波器p(n)将是长度为N/R的FIR滤波器。本文分析发现如果N不是R的倍数,为了保证多相滤波器长度相等,可以先在原型内插滤波器h(m)的系数后面补#N/RR-N个零系数后再进行多相分解,这样得到的多相滤波器长度为#N/R。(其中,#x表示不小于x的最小整数。)2.3多级实现结构当内插因子较大时,直接把抽样率转换工作一次完成(单级实现),从计算量或存储量来说,往往不如经过两次或两次以上转换(多级实现)来得经济[1]。图4是一个N级FIR内插滤波器的实现框图,其中,F0为原始采样率,F1,F2, ,FN为各级内插后的采样率,R1,R2, ,RN分别为各级的内插因子,R为总的内插因子。则有R=R1R2 RN,Fi=Fi-1Ri,i=1,2,3, ,N。为避免混叠,图中各级低通滤波器的通带和过渡带必须满足下列要求[2]:0fFP第i级的通带FPfF0/2第1级的过渡带FPfFi-Fs,其中i=2,3, ,N第i

级的过渡带其中Fp和Fs分别是单级实现时内插滤波器的通带截止频率和阻带截止频率。可以看出内插滤波20刘春霞等:FIR内插滤波器结构与实现综述总第146期
器多级实现时对第1级的过渡带要求比较严格。图4N级FIR内插滤波器实现框图在FIR内插滤波器的多级设计时需要考虑以下问题:(1)实现总内插因子R需要的级数N;(2)选择合适的各级内插因子Ri,i=1,2, ,N;(3)各级滤波器的具体结构;(4)系统中各级滤波器的阶数;(5)各级和整体结构中需要的运算量和存储量。确定各级子滤波器的最优设计准则是使滤波器实现时所需的乘法次数和存储量最小[2][5][6],而具体的实现结构则要根据实际情况灵活选择直接结构或者多相结构来实现。文献[5]给出了内插滤波器的最优设计和多级实现的具体方法;文献[6]则具体分析了内插滤波器多级实现的设计准则,指出FIR内插滤波器的多级实现中存储量最小时,运算量也最小,并指出在FIR内插滤波器的多级实现中优先考虑存储量最小准则。2.4三种结构的比较直接实现结构最简单,但当内插因子较大时,滤波器阶数会很高而难以实现;多相结构的最大优点就是通过多相分解使较高的滤波器阶数平分到多个子滤波器上,但滤波器阶数的降低是以滤波器个数的增多为代价的;多级实现结构的优点体现在内插因子较大时,可以大大降低运算量。因此,当内插因子较小时,用直接结构实现即可;当内插因子较大时,则要采用多级实现结构和多相结构或者二者的组合,从而达到降低运算量,提高运算效率的目的。3两种特殊的FIR内插滤波器上面分析了FIR内插滤波器的通用结构,在实际设计过程中还会遇到一些特殊指标或者特殊结构的内插滤波器,比如半带滤波器[7]~[10]和CIC滤波器[4][11][12]。根据这类滤波器的特殊性进行设计可大大提高运算效率,下面就分别对这两种特殊滤波器进行研究。3.1半带滤波器半带滤波器是实现内插因子为2的一种比较有效的滤波器设计方法,因为该方法已很成熟,本文只对其进行综述和比较以供读者参考。它具有以下特点[2]:(1)!s=!p=!;(2)s= -p;(3)H(ej)=1-H(ej( -));(4)H(ej /2)=0.5;(5)h(k)=1,k=00,k=?2,?4, 其中!p、!s分别为滤波器的通带纹波和阻带衰减,p、s分别为滤波器的通带上限截止频率和阻带下限截止频率。H()、h()是滤波器的传输函数的频域响应和时域响应。从上面的特点可以看出,半带滤波器的通带纹波和阻带衰减相等,并且将近半数的滤波器系数精确等于零,因此实现这种滤波器时,乘法次数比对称FIR滤波器设计时少一半,而比任意FIR滤波器设计所需的乘法次数少3/4。传统的方

法有Parks-McClellan迭代算法、线性规划法等,Parks和McClellan给出了最优FIR滤波器的设计程序[7],程序通过对已知的零值抽头系数、中心系数0.5连同未知的抽头系数一起进行交织,得到最优的半带滤波器系数。但是由于Parks-McClellan算法的运算量随着滤波器长度的增加而超线性增加,因此Parks-McClellan算法不适合滤波器长度较长的滤波器设计。文献[8]给出了一种半带滤波器设计的%技巧&,通过修正Parks-McClellan算法从而使计算速度比直接用Parks-McClellan算法提高了10倍。Willson和Orchard提出了一种充分利用半带滤波器的特殊性质的切比雪夫多项式直接设计技术[9],计算速度比文献[7]中的方法提高了100倍,比文献[8]中的方法提高了10倍,但是该方法的缺点是对系数的舍入和量化非常敏感。因为滤波器长度与过渡带宽成反比,因此实现一个窄过渡带的滤波器所需要的乘法器数目非常多,相应的设计复杂性也随之提高,文献[10]给出了一种线性相位FIR半带滤波器设计的迭代算法,不需要滤波器优化过程,只通过几个短的半带子滤波器和延迟单元级联在一起,就可以实现窄过渡带的FIR半带滤波器设计,非常简单易行。该方法适用于有限精度212005年第2期舰船电子工程
算术运算和VLSI实现。3.2CIC滤波器Hogenauer提出的CIC(cascadedintegrator-comb)内插滤波器在硬件实现时不需要乘法器,也不需要存储滤波器系数,只利用加法器和寄存器即可实现,因此得到了广泛应用。CIC滤波器的结构如图5所示,其中R是内插因子;M是差分延迟,控制滤波器的频率响应,一般取1或2;N是积分器和梳状滤波器的级数。从图中可以看出梳状滤波器部分工作在低采样率下,积分器部分工作在高采样率下。并且从图5可以得到CIC滤波器的系统函数[7]为:H(z)=HN1(z)HNC(z)=(1-z-RM)N(1-z-1)N=?RM-1k=0z-kN(3)其中HI(z)表示每一级积分器的传输函数,HC(z)表示每一级梳状滤波器的传输函数,H(z)表示总的CIC滤波器的传输函数。图5CIC内插滤波器结构图从图6可以得到以下结论:(1)M的值决定[0, ]区间上零点的个数,M等于多少,零点就有多少个。(2)N决定着幅频响应的阻带衰减,N越大,阻带衰减越大,N每增加1,阻带衰减降低大约10dB;但随之而来的是滤波器系数的增多,复杂性提高,所以要折中考虑。(3)对于相同的N值,阻带衰减随RM增大而增大并且在RM较大时趋于一个常数;因此,阻带衰减最小值取在RM=2。图6R=2时不同M、N值对CIC幅频响应的影响从(3)式可以看出,CIC滤波器的频率响应完全由R、M、N决定,因此和传统滤波器相比,CIC滤波器的滤波器特性受到限制,比如滤波器的通带纹波、通带截止频率和阻

带截止频率等不能任意控制,因此会给设计带来不便。文献[12]给出了CIC抽取滤波器的一种过渡带锐化方法,因为内插滤波器是抽取滤波器的对偶系统,所以我们可以很方便地得到CIC内插滤波器的过渡带锐化方法;但是这种过渡带锐化方法也只是在一定程度上进行锐化,并不能设计任意过渡带宽的滤波器。M、N对CIC滤波器幅频响应的影响见图6。4分数倍内插滤波器以上分析都是基于整数倍抽样率转换,而某些应用场合还需要分数倍抽样率转换。因为分数倍内插滤波器可以看作两个整数倍内插滤波器的合成,所以上文给出的滤波器结构和设计方法以及半带滤波器、CIC滤波器等的结论均适用于分数倍内插滤波器。但是分数倍内插滤波器还有它的特殊性,因此有必要对分数倍内插滤波器进行单独讨论。关于分数倍内插滤波器的设计理论已比较成熟[2][5][13][14],但在实际实现时还只局限于一些简22刘春霞等:FIR内插滤波器结构与实现综述总第146期
单分数倍(分子、分母均为小质数或者可以分解为小质数之积)内插滤波器,因为当分子、分母为大质数时,中间内插后的采样率将变得非常大以至于不能实现。设计一个L/M倍的内插滤波器,其中fs为初始采样率,L、M均为整数且L>M。由文献[2]可知,为了实现分数倍采样并保证不丢失信息,我们必须先进行L倍内插,再进行M倍抽取。实现框图如下:x(n1)fs!LLfsh(n)?My(n2)Lfs/M图7分数倍采样文献[2]给出了滤波器h(nT)的理想频率特性为:H(ej)=L,||min( L, M)0,其它(4)对内插滤波器(L>M),显然有截止频率为( /L,从而可以针对不同的L和M进行滤波器的设计。已知滤波器阶数N(这里只分析N是L的倍数的情况)后,可以通过多相分解来分成N/L个支路进行设计。文献[13]从降低运算量的角度给出了一种L/M倍抽样率转换器结构,如图8(A)所示;本文在此基础上进行修正,侧重于实际实现并兼顾运算效率给出如图8(B)所示结构。可以看出当两种结构均为内插滤波器时,滤波器都工作在低采样率下,因此两种结构都是高效结构,而且图8(A)比图8(B)中的滤波器采样率低,即文献[13]给出的结构效率更高一些。但是在实际实现时图8(A)先进行M倍抽取,则抽取后的信号每M个点丢失M-1个点的信息,因此后面的滤波和内插不是对全部的有用信号进行操作,所以最终的输出序列不能正确反映原始序列的L/M倍内插;而本文的滤波、内插和抽取操作则始终是对全部有用信号进行,最终的输出序列正确反映了原始序列的L/M倍内插。因此综合实际实现和运算效率两方面因素,本文给出图8(B)中的结构更合理。图8两种L/M倍内插滤波器实现结构比较

值得一提的是,一般说来,当内插因子较大时,整数倍内插滤波器的多级实现比单级实现运算量低;但分数倍内插滤波器当L/M(1,并且L 1,M 1时的多级实现却比单级实现运算量高[14],具体分析见文献[14]。因此在实现分数倍内插滤波器时必须根据具体情况选择实现方式。5结束语本文对FIR内插滤波器的结构和设计进行了综述,在分析各种滤波器结构和设计的同时指出了它们的优缺点。研究表明,当内插(下转第41页)232005年第2期舰船电子工程
时间。(4)目标从离开有效感知区域到其航迹删除的时间。4结束语本文描述了MSDF系统测试床的组成和模块之间的交互关系、测试评价所采用的性能指标。测试床根据评价的需要,通过剧情模拟产生战场环境和各种实体,为系统的评价提供对抗的战场空间和信息源。MSDF系统测试床可为MSDF系统的研究提供了集成环境,适用不同规模、处在生命周期不同阶段的系统的评价,从先期概念演示到论证、研制和系统集成测试。参考文献[1]Roy,J..DefinitionofaTestBedfortheEvaluationofReal-timeMulti-SourceDataFusion[R].DREV-TR-1999-153[2]Bosse,E.,Roy,J..MeasuresofPerformancefortheASCACTMulti-sensorDataFusionDemonstrationProgram[R].DREV-TM-9618[3]余安喜,胡卫东,郁文贤,杨宏文.航迹相关与融合的性能评估[J].系统工程与电子技术,2003(7):897~900(上接第23页)因子为2时宜采用半带滤波器;当对硬件要求比较苛刻时宜采用CIC滤波器,但CIC滤波器的通带纹波、通带截止频率和阻带截止频率不能任意控制,从而给设计带来不便;当滤波器长度较长时宜采用多相结构;当内插因子较大时一般采用多级实现,但分数倍内插滤波器的多级实现不一定比单级实现运算量低,因此要根据具体情况选择实现方式。另外,本文还给出了CIC滤波器各设计参数与幅频响应的关系;提出了一种分数倍内插滤波器的实现结构,该结构避免了频谱混叠,并且是一个高效结构。参考文献[1]宗孔德.多抽样率信号处理[M].清华大学出版社,1996[2](美)R.E.克劳切,L.R.拉宾纳著.酆广增译.多抽样率数字信号处理[M].北京:人民邮电出版社,1988[3]杨小牛,楼才义,徐建良.软件无线电原理与应用[M].电子工业出版社,2001[4]Ker-YongKhoo,ZhanYu,Wilson.A.N..Efficienthigh-speedCICdecimationfilter[C].ASICConference1998.Proceedings.EleventhAnnualIEEEInternational,1998,9:251~254[5]R.E.Crochiere.L.R.Rabiner.OptimumFIRdigitalfilterimplementationsfordecimation,interpolation,andnarrow-bandfiltering[J].IEEETrans.onAcoustics,Speech,andSignalProcessing.1975,ASSP-23(5):444~456[6]R.E.Crochiere.L.R.Rabiner.Furtherconsiderationsinthedesignofdecimatorsandinterpolators[J].IEEETrans.onAcoustics,Speech,andSignalProc

essing.1976,ASSP-24(4):296~311[7]J.H.McClellan,T.W.Parks,andL.R.Rabiner.AcomputerprogramfordesigningoptimumFIRlinearphasedigitalfilters[J].IEEETrans.AudioElectroacoust.,1973,AU-21(12):506~526[8]P.P.Vaidyanathan,T.Q.Nguyen.A%TRICK&forthedesignofFIRhalf-bandfilters[J].IEEETransactionsonCircuitsandSystems.1987,34(3):297~300[9]WillsonA.N.Jr.OrchardH.J.Adesignmethodforhalf-bandFIRfilters[J].IEEETrans.onCircuitsandSystemsI:FundamentalTheoryandApplications.1999,46(1)[10]Min-ChiKao,Sau-GeeChen.Anoveliterativedesigntechniqueforlinear-phaseFIRhalf-bandfilters[C].CircuitsandSystems,2000.Proceedings.ISCAS2000Geneva.The2000IEEEInternationalSymposiumon,2000,5(3):85~88[11]E.B.Hogenauer.Aneconomicalclassofdigitalfiltersfordecimationandinterpolation[J].IEEETrans.onAcoustics,Speech,andSignalProcessing.1981,ASSP-29(2):155~162[12]KwentusA.Y.,ZhongnongJ,WillsonA.N.Jr.Applicationoffiltersharpeningtocascadedintegrator-combdecimationfilters[J].IEEETrans.onSignalProcessing1997,45(2):457~467[13]C.C.Hsiao.%PolyphaseFilterMatrixforRationalSamplingRateConversion[C].Proc.IEEEInt.Conf.onAcoustics,Speech,andSignalProcessing,1987[14]N.S.Vasanthavada.ANoteontheComputationalEfficiencyoftheFIRMultistageImplementationsofFractionalSamplingRateConversion[J].IEEETrans.onAcoustics,Speech,andSignalProcessing.1985,ASSP-33(2):475~477412005年第2期舰船电子工程