(整理)数字电子电路课程设计-数字交通灯的设计

数字交通灯控制电路的设计

摘要

此电路由定时器NE555构成的多谐振荡器产生秒脉冲，两块74LS192芯片级联成61进制倒计时器，计时器输出的数据通过两块74LS48译码器最终由两块七段数码管显示出来。计时部分由倒计时器与逻辑门构成定时器，在每隔55秒或5秒输出一个脉冲，触发状态控制器工作。状态控制器控制着信号灯的转换。

目录

1 引言 (1)

2 总体方案论证与设计 (1)

3 具体逻辑电路设计 (2)

3.1 秒脉冲 (2)

3.2倒计时器 (3)

3.3时间显示器 (4)

3.4定时器、状态控制器 (5)

3.5信号灯显示 (6)

3.6总电路设计 (7)

4 结论 (8)

5 参考文献 (8)

1 引言

交通灯是我们最常见的系统，随着科技的日益创新，交通灯的设计也多式多样，不同的地点不同的路况需要不同的交通灯，但其设计原理都是大同小异的。我们这次的设计是用硬件实现交通灯的全部功能。

这里用简单的电路来介绍交通灯的工作原理。介绍了数字电子技术中非常重要的几个芯片：定时器NE555、4位十进制可逆同步计数器（双时钟）74LS192、七段显示译码器74LS48、带小数点（DP）的七段数码管、数据分配器74LS138。

随着社会的发展，电子技术也日新月异，因而掌握这门技术至关重要。

2 总体方案论证与设计

1、方案

方案1：

由定时器NE555构成的多谐振荡器产生秒脉冲，两块74LS192芯片级联成61进制倒计时器，计时器输出的数据通过两块74LS48译码器和两块七段数码管显示出来。由倒计时器与逻辑门构成定时器，在每隔55秒或5秒输出一个脉冲，触发状态控制器工作。状态控制器控制着信号灯的转换。

方案2：

方案2与方案1很大一部分都相同，就定时器那一块有差异。定时器由两块74LS162（4位十进制同步计数器）进行计数而不用倒计时器计数。

综合考虑，方案1比方案2所用的器件要少，比较经济。而且方案1容易连接。易于生成。所以选择方案1比较好。

2、信号转换

状态1（00）：东西方向车道的绿灯亮，车道，人行道通行；南北方向车道的红灯亮，车道，人行道禁止通行。

状态2（01）：东西方向车道的黄灯亮，车道，人行道缓行；南北方向车道的红灯亮，车道，人行道禁止通行；

状态3（10）：东西方向车道的红灯亮，车道，人行道禁止通行；南北方向车道的绿灯亮，车道，人行道通行；

状态4（11）：东西方向车道的红灯亮，车道，人行道禁止通行；南北方向车的黄灯亮，车道，人行道缓行；

3 具体逻辑电路设计

3.1 秒脉冲

系统所需要的秒脉冲由定时器NE555所构成的多谐振荡器提供，多谐振荡器如图1—1（a）所示，图中NE555外引线排列如图1—1（b）所示。其中1脚是电路地GND；8脚是正电源端Ucc，工作电压范围为5~18V；2脚是低触发端TR；3脚是输出端OUT；4脚是主复位端R；5脚是控制电压端Uc；6脚是高触发端TH；7脚放电端DISC。R1、R2和C为定时电阻和电容，C1为电压控制端稳定电容。在信号的输出端产生矩形脉冲，其振荡频率为f=1.44/( R1+2R2)C 。

TH Uc

3.2倒计时器

倒计时器由两位4位十进制可逆同步计数器（双时钟）74LS192、一个非门和一或门构成。其组成如图2—1（a）所示，其中74LS192是上升沿触发，CPU 为加计数时钟输入端；CPD为减计数时钟输入端；LD为异步预置端，低有效；CR为异步清零端，高有效；CO为进位输出端，当1001后输出低电平；BO为借位输出端，当0000后输出低电平；D3D2D1D0为数据预置端；Q3Q2Q1Q0为数据输出端。倒计时器初始状态为01100000，当输入一个脉冲，计时器就会减一。低位的状态是0000时，再来一个脉冲，BO端就会由1—〉0，这是高位的CPD端由0—〉1。高位因得到一个上升沿，从而触发，进行减1运算。低位的状态变为1001。当高低位的状态都为0000时，它们的LD端就会接低电平，从而进行异步置数。计时器状态变为01100000。秒脉冲再来就会重复以上操作。

CP

图2-1

3.3时间显示器

时间显示器由两片七段显示译码器74LS48和两片半导体数码管构成。其组成如图3—1（a）所示，74LS48的外引线排列如图3—1（b）所示。A3A2A1A0组成8421BCA码为输入端，Ya~Yg为输出端。LT、RBI、BI/RBO为使能控制端，都是低有效。LT为灯测试输入端，RBI为灭零输入端，BI/RBO为灭灯输入/灭零输出端。此半导体数码管为带小数点（DP）的七段数码管，分为共阴和共阳型。共阴型数码管的COM端接低电平，共阳型的则接高电平。

(a)

图 3-1

Vcc

Yf

Yg

Ya

Yb

Yc

Yd

Ye

(b)

3.4定时器、状态控制器

定时器由倒计时器、两个与门、两个与非门和一个或非门构成。逻辑门所构成的电路如图4—1所示。状态控制器有两个JK触发器级联而成，如图5—1所示。状态控制器实质是一个2位二进制异步加法计数器，下降沿触发。当倒计时器的状态为01100000（60）或00000101（5）时，定时器输出0，其余状态都是是输出1。倒计时器的初状态为01100000，即定时器的初态为0，倒计到00000101之前定时器的输出都为1，当到00000101时，定时器输出为0。状态控制器得到下降沿而触发。状态控制器到下一个01100000时再次触发。同时状态跟随转变。这就实现了状态首先隔55秒转换一次，接着隔5秒转换一次，然后再隔55秒转换。如此循环就可以实现定时信号转换的目标。

定时器

图4-1

图5-1