微波倍频器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
14
第六章 小 结
掌握频率源的核心参数 理解负阻振荡器的工作原理
熟悉常用的几种频率源及其特点和应用
晶体振荡器 基于电真空器件的大功率源 基于半导体器件的固态源
频率源的相位噪声
相位噪声的定义
常用的稳频锁相技术
15
第七章 倍频器
把输入频率f 的正弦波能量通过非线性电容，使其输 出波形发生畸变，产生f 的各次谐波，再用滤波电路把所 需要的谐波能量提取出来送至负载。
DDS提供频率精调；PLL提供频率粗调
缺点：PLL切换时，速度减慢
13
几种频率合成技术的性能比较
类别 主要特征
DS 高 差
PLL 较高 一般
DDS 低 极高
工作频率 分 辨 率
速
噪 杂
度
声 散
快
很低 高
慢
较低 低
快
低 高
在实际的工作中根据具体设计要求采用不同的方 式，也可以结合起来应用使最终的结果满足要求
1、门雷-罗威关系（Manley-Rowe）
描述：泵浦电压 和 信号电压 作用于非线性
电抗元件上的非线性变频作用
nf1 mf 2
22
一、电抗性倍频器
无耗电抗元件，功率守恒条件：
n m
P
nm
0
nPnm mPnm 1 2 0 n m n 1 m 2 n m n 1 m 2
N=f0/fd ——分频比
f0 ——输出频率
fd ——鉴相频率
Lfloop (1Hz)——1Hz带宽内的鉴相器噪声基底
5
锁相上变频的一个应用方案设计
-115dBc/Hz@10kHz
100MHz 晶 振 倍 频获得一个低相 噪的X波段本振 锁相上变频获得 偏 差 360MHz 的 另一个X波段本 振 由 于 对 360MHz 锁相，降低了鉴 相频率，相噪比 直接X波段锁相 低20dBc/Hz
窄 发展趋势： 截止频率更高、效率更高的非线性器件（倍频或者放 大），用以获得更高频率的信号源
37
倍频器小结
• 基波注锁谐波提取二次倍频实例
采用GaAs Gunn双端口谐波振荡器实现二次倍频
谐波二次倍频器
Pout(mW)
Pin=2mW
38
四、高次倍频链路
目的：降低高次倍频器的设计难度；
会出现什么现象？
7
（3）直接数字频率合成（DDS－Direct
Digital Synthesizer）
利用数字方式累加相位，再以相位和作为地址来查询 正弦函数表得到正弦波幅度的离散数字序列，最后经D/A 变换得到模拟正弦波输出
为大多数先进的微波系统采用 • 各种跳频通讯设备 • 雷达探测系统
• 电子对抗系统
LO m
f
m
• Lm远大于LLO ： 锁相中频相噪主要反映了毫米波源贡献，LRF=Lm
• Lm远小于LLO ：
毫米波相噪和微波本振M次倍频相噪相当、并实现相噪抵消，LRF ≈ LLO
• Lm约等于LLO ：
毫米波相噪对锁相中频贡献最小，LRF < Lm
当 Lm＝LLO 时，
结论：采用低相噪微波本振
Pnm P n m
m
P
0m
0m
0
P
m 1
0m
0
m2
P
P01
1、忽略变容管的电阻损耗； 2、除n次谐波外的所有谐波信 号都接电抗性负载； 理论倍频效率达到100%
P0 m 1 100% P01
24
百度文库
一、电抗性倍频器
2、变容管倍频器
高次谐波不会产生电压，除非允许低次谐波电流流过
9
DDS的特点
频率分辨率极高：由FCW=1可得分辨率Δf= fc/2A，A达到48位 (AD9852)，使得分辨率极高(微Hz级) 频率捷变很快：FCW的传输时间及以LPF为主的器件响应时间 很短，使得高速DDS系统的频率切换时间可达ns级 变频相位连续：FCW的改变实质是改变相位增长率，而相位 本身保持不变，使得系统有良好的相参性 易于控制、集成和实现功能扩展：改变ROM中存储的数据， 可以实现任意波形输出 杂波抑制差：DDS全数字结构带来了许多优点，但正是由于这 种结构以及寻址ROM时采用相位截断、DAC位数有限决定了 DDS杂波抑制差的主要缺点 输出频率低：受器件速度(特别是DAC)的限制，使得工作时钟 频率fc较低(AD9858:1GHz) 输出相对带宽很宽：0～40%fc (Nyquist带宽限制了DDS的输出 上限)
如何理解？！
变容管电荷-电压为平方律关系，只能产生 二次谐波分量，不能产生高次谐波分量！
25
一、电抗性倍频器
欠激励
全激励
过激励
26
一、电抗性倍频器
27
一、电抗性倍频器
3、阶跃恢复二极管倍频器
28
二、电阻性倍频器
利用正向偏置的肖特基势垒二极管的非线性 较宽的带宽；稳定性高；倍频效率相对较低
Pm 1 m Pm 0 P m2 m 1
2次 倍频 400MHz
3次 倍频 1.2GHz
X波段 8倍频
滤波器 放大器
X波段 隔离器
13dBm 9.6GHz
-115dBc/Hz@10kHz
6
毫米波低相噪锁相源实现方案
(M) 谐波混频器
f
LO LO
毫米波
VCO
RF
f’LO=MfLO
f RF
倍频器
f
LO
(M)
fm=fRF-f’LO LLO = LLO+20lgM
33
三、晶体管倍频器-漏极电流的整流特性
34
三、晶体管倍频器
1、 n 2、 I n
I n → 低次倍频
related to
比较小（一般不能实现最佳值）
35
T
→ 要求脉冲宽度
三、晶体管倍频器
36
倍频器小结
电抗性倍频器：倍频效率高，带宽窄；
电阻性倍频器：宽带倍频应用，效率低；
倍频器 三极管被频器：存在倍频增益 GaAs Gunn谐波提取： (有源倍频) 带宽窄， 存在倍频增益 IMPATT高次倍频： (有源倍频)倍频效率高，带宽
X波段 VCO
X波段 放大器
X波段 隔离器
9.96GHz 13dBm
-10dBm
X波段 插损1dB 隔离器 隔离50dB
360MHz 0dBm
晶振 100MHz
R=5 PLL N=18
放大器
X波段 混频器
2次 倍频
13dBm MMIC 增益15dB 放大器 隔离30dB 200MHz X波段 插损1dB 隔离器 隔离50dB
f
n
带通滤波器
nf
激励信号 带通滤 波器
f f0 2 f0 3 f0 4 f0 5 f0 6 f0
16
倍频器的应用和特点
具有良好功率、频率稳定性和相位噪声的频率较
低的信号源掌握频率源的核心参数
倍频器
功率放大器
更高频段的信号源
最高可以达到 THz量级 （1012）
17
倍频器的关键指标
波形纯度：
所需频谱幅度与杂波频谱幅度之比
《微波器件原理与芯片设计方法》
——第七章 微波倍频器
东南大学毫米波国家重点实验室 陈 墨 2010-11-29
稳频锁相技术
高Q腔稳频→Gunn振荡器
反射式 传输式
分谐波注入锁定 注锁与PLL的混合技术 直接频率合成技术 锁相频率合成技术（PLL）
► ►
注入锁定→IMPATT振荡器
• 测试仪器 • …….
8
常见的DDS芯片实物
f out FCW fC A 2
其中，FCW为频率控制字，A为其位数 A越大，相位增量越小，频率分辨率越高
fc 越大，取样时间增量越小，输出频率越高
AD9850 fc=125MHz A=32bits AD9852 fc=300MHz A=48bits f=1uHz AD9858 fc=1GHz A=32bits f=0.23Hz
2
29
二、电阻性倍频器
提高倍频效率的措施： 1、采用反向并联二级管对； 2、采用基于混合网络的平衡电路 结构；
30
二、电阻性倍频器
31
二、电阻性倍频器
未加匹配和滤波电路的输出频谱 添加匹配和滤波电路的输出频谱
~19dB
32
三、晶体管倍频器
1、场效应管的非线性： 接近夹断点的跨导→放大器设计 接近夹断点的输出电导 漏极电流的整流特性→类似B类放大器 栅极和漏极之间的电容→类似变容管 2、双级型晶体管 集电极-基极结电容 3、晶体管倍频器的优点： 宽带； 频率变换效率高； 激励功率和直流功耗小
10
DDS输出频谱
需要的输出频点
11
DDS面临的主要问题及应对措施
DDS本身的工作频率上限较低，无法满足工程应用。因此 常结合其它手段扩展频率，如，倍频、锁相、上变频等 直接倍频：面临的最大问题是杂散的恶化（按20lgN）； 在宽带倍频中（DDS的相对带宽很宽），还可能遇到其 它次谐波落入工作带内，引起信号干扰 结合锁相（PLL）：DDS仅提供PLL的参考信号，利用 PPL的跟踪环路滤波作用可大大抑制近边带杂散，同时 实现锁相倍频，但跳频过渡时间变长 上变频：可将DDS的输出频率搬移到更高的微波频段。 往往先将DDS的输出频率结合PLL倍频到微波频段后才 行，否则，无法提取纯净的上倍频信号
4
（2）锁相频率合成（PLL-Phase locked loop）
相噪与鉴相频率、鉴相器噪声基底和输出频率或分频 比的关系（前提：参考源的相噪足够低） L(1Hz) =Lfloop (1Hz) +20lgN＋10lgfd =Lfloop (1Hz) +20lgf0－10lgfd = Lfloop (1Hz) +10lgN＋10lgf0 Lfloop (1Hz)为负值
频率分辨率不高；
电路结构复杂，体积大。
3
（2）锁相频率合成（PLL-Phase locked loop）
能够跟踪输入信号相位的闭环自动控制系统。现在最 常用的结构是数摸混合的锁相环，即数字鉴相器、分频器、 模拟环路滤波和压控振荡器的组成方式
优点：相噪低； 杂散抑制好； 输出频率较高；易于集成。 缺点：频率切换速度慢； 频率分辨率一般
19
倍频器的设计难点
由于二极管和晶体管的非线性 电路中自然产生谐波信号
频谱纯度：
• 相位噪声
• 寄生干扰（杂散） 输出功率电平
20
倍频器的设计难点
倍频器设计的难点
非线性分析 倍频工作点的匹配 稳定性分析 散热的考虑
本章主要研究内容： 倍频器的一般工作原理和特性
21
一、电抗性倍频器
nPnm n m 0 n m 1 2 mPnm m n m 0 n 1 2
用于谐波振荡器，放 大器和混频器等频率变换 器件，预测最大可能功率 增益和变换效率！
23
一、电抗性倍频器
倍频器，无泵浦电压，n=0：
12
DDS＋PLL技术的扩频方案
LPF fD BPF fD
fLO ... 0 fP1 fPLL fPN
f1 N fD ... fo BPF
DDS提供一定带宽(fD)的频率输出(fD)，由第一个上变频本振 将频率抬高( f1 = fLO + fD )；再经过PLL本振( fPLL)将频率搬移 到微波频段( fo= f1+ fPLL )。PLL本振源的频率可通过微机控制 分频比，实现N个fD 步进频率点，因此，整个微波输出频率 带宽为： fo= NfD——实际带宽为N倍的DDS工作带宽
频率合成技术
整数分频锁相 小数分频锁相
直接数字频率合成技术（DDS） 上述技术相结合的混合技术
2
（1）直接频率合成
直接频率合成器是最早出现的频率合成技术；
利用混频器、倍频器、分频器和滤波器来完成对频率 的四则运算； 采用相关频率技术，采用一个晶体振荡器，通过分频 和倍频后得到。 优点：频率捷变速度快，稳定度高； 缺点：相位噪声随着倍频次数增加而增大； 输出信号杂散较多；
工作频率及倍频次数 输出功率 倍频器的变频损耗
所需谐波功率与输入基波功率之比，用百分比表示则 为倍频效率 使倍频器正常工作的最小基波激励功率 一般以输出功率下降3dB的频率变化范围
倍频器的驱动功率
带宽
输入、输出驻波比
表征倍频器输入、输出端口匹配性能的技术指标
18
倍频器分类
电抗性倍频器 采用变容管（非线性Q-V特性，2~4次倍频）、阶跃 恢复二极管（高次谐波倍频） 损耗小、频率变换效率高（理论上100%） 无倍频增益，且高电平时带宽较窄 电阻性倍频器 利用肖特基势垒二极管正偏置状态下的I-V特性 频率变换效率1/N2 ，适用于低次倍频 带宽较宽 晶体管倍频器 利用跨导传输函数的非线性 具有变频增益 倍频次数受到晶体管截至频率的限制
第六章 小 结
掌握频率源的核心参数 理解负阻振荡器的工作原理
熟悉常用的几种频率源及其特点和应用
晶体振荡器 基于电真空器件的大功率源 基于半导体器件的固态源
频率源的相位噪声
相位噪声的定义
常用的稳频锁相技术
15
第七章 倍频器
把输入频率f 的正弦波能量通过非线性电容，使其输 出波形发生畸变，产生f 的各次谐波，再用滤波电路把所 需要的谐波能量提取出来送至负载。
DDS提供频率精调；PLL提供频率粗调
缺点：PLL切换时，速度减慢
13
几种频率合成技术的性能比较
类别 主要特征
DS 高 差
PLL 较高 一般
DDS 低 极高
工作频率 分 辨 率
速
噪 杂
度
声 散
快
很低 高
慢
较低 低
快
低 高
在实际的工作中根据具体设计要求采用不同的方 式，也可以结合起来应用使最终的结果满足要求
1、门雷-罗威关系（Manley-Rowe）
描述：泵浦电压 和 信号电压 作用于非线性
电抗元件上的非线性变频作用
nf1 mf 2
22
一、电抗性倍频器
无耗电抗元件，功率守恒条件：
n m
P
nm
0
nPnm mPnm 1 2 0 n m n 1 m 2 n m n 1 m 2
N=f0/fd ——分频比
f0 ——输出频率
fd ——鉴相频率
Lfloop (1Hz)——1Hz带宽内的鉴相器噪声基底
5
锁相上变频的一个应用方案设计
-115dBc/Hz@10kHz
100MHz 晶 振 倍 频获得一个低相 噪的X波段本振 锁相上变频获得 偏 差 360MHz 的 另一个X波段本 振 由 于 对 360MHz 锁相，降低了鉴 相频率，相噪比 直接X波段锁相 低20dBc/Hz
窄 发展趋势： 截止频率更高、效率更高的非线性器件（倍频或者放 大），用以获得更高频率的信号源
37
倍频器小结
• 基波注锁谐波提取二次倍频实例
采用GaAs Gunn双端口谐波振荡器实现二次倍频
谐波二次倍频器
Pout(mW)
Pin=2mW
38
四、高次倍频链路
目的：降低高次倍频器的设计难度；
会出现什么现象？
7
（3）直接数字频率合成（DDS－Direct
Digital Synthesizer）
利用数字方式累加相位，再以相位和作为地址来查询 正弦函数表得到正弦波幅度的离散数字序列，最后经D/A 变换得到模拟正弦波输出
为大多数先进的微波系统采用 • 各种跳频通讯设备 • 雷达探测系统
• 电子对抗系统
LO m
f
m
• Lm远大于LLO ： 锁相中频相噪主要反映了毫米波源贡献，LRF=Lm
• Lm远小于LLO ：
毫米波相噪和微波本振M次倍频相噪相当、并实现相噪抵消，LRF ≈ LLO
• Lm约等于LLO ：
毫米波相噪对锁相中频贡献最小，LRF < Lm
当 Lm＝LLO 时，
结论：采用低相噪微波本振
Pnm P n m
m
P
0m
0m
0
P
m 1
0m
0
m2
P
P01
1、忽略变容管的电阻损耗； 2、除n次谐波外的所有谐波信 号都接电抗性负载； 理论倍频效率达到100%
P0 m 1 100% P01
24
百度文库
一、电抗性倍频器
2、变容管倍频器
高次谐波不会产生电压，除非允许低次谐波电流流过
9
DDS的特点
频率分辨率极高：由FCW=1可得分辨率Δf= fc/2A，A达到48位 (AD9852)，使得分辨率极高(微Hz级) 频率捷变很快：FCW的传输时间及以LPF为主的器件响应时间 很短，使得高速DDS系统的频率切换时间可达ns级 变频相位连续：FCW的改变实质是改变相位增长率，而相位 本身保持不变，使得系统有良好的相参性 易于控制、集成和实现功能扩展：改变ROM中存储的数据， 可以实现任意波形输出 杂波抑制差：DDS全数字结构带来了许多优点，但正是由于这 种结构以及寻址ROM时采用相位截断、DAC位数有限决定了 DDS杂波抑制差的主要缺点 输出频率低：受器件速度(特别是DAC)的限制，使得工作时钟 频率fc较低(AD9858:1GHz) 输出相对带宽很宽：0～40%fc (Nyquist带宽限制了DDS的输出 上限)
如何理解？！
变容管电荷-电压为平方律关系，只能产生 二次谐波分量，不能产生高次谐波分量！
25
一、电抗性倍频器
欠激励
全激励
过激励
26
一、电抗性倍频器
27
一、电抗性倍频器
3、阶跃恢复二极管倍频器
28
二、电阻性倍频器
利用正向偏置的肖特基势垒二极管的非线性 较宽的带宽；稳定性高；倍频效率相对较低
Pm 1 m Pm 0 P m2 m 1
2次 倍频 400MHz
3次 倍频 1.2GHz
X波段 8倍频
滤波器 放大器
X波段 隔离器
13dBm 9.6GHz
-115dBc/Hz@10kHz
6
毫米波低相噪锁相源实现方案
(M) 谐波混频器
f
LO LO
毫米波
VCO
RF
f’LO=MfLO
f RF
倍频器
f
LO
(M)
fm=fRF-f’LO LLO = LLO+20lgM
33
三、晶体管倍频器-漏极电流的整流特性
34
三、晶体管倍频器
1、 n 2、 I n
I n → 低次倍频
related to
比较小（一般不能实现最佳值）
35
T
→ 要求脉冲宽度
三、晶体管倍频器
36
倍频器小结
电抗性倍频器：倍频效率高，带宽窄；
电阻性倍频器：宽带倍频应用，效率低；
倍频器 三极管被频器：存在倍频增益 GaAs Gunn谐波提取： (有源倍频) 带宽窄， 存在倍频增益 IMPATT高次倍频： (有源倍频)倍频效率高，带宽
X波段 VCO
X波段 放大器
X波段 隔离器
9.96GHz 13dBm
-10dBm
X波段 插损1dB 隔离器 隔离50dB
360MHz 0dBm
晶振 100MHz
R=5 PLL N=18
放大器
X波段 混频器
2次 倍频
13dBm MMIC 增益15dB 放大器 隔离30dB 200MHz X波段 插损1dB 隔离器 隔离50dB
f
n
带通滤波器
nf
激励信号 带通滤 波器
f f0 2 f0 3 f0 4 f0 5 f0 6 f0
16
倍频器的应用和特点
具有良好功率、频率稳定性和相位噪声的频率较
低的信号源掌握频率源的核心参数
倍频器
功率放大器
更高频段的信号源
最高可以达到 THz量级 （1012）
17
倍频器的关键指标
波形纯度：
所需频谱幅度与杂波频谱幅度之比
《微波器件原理与芯片设计方法》
——第七章 微波倍频器
东南大学毫米波国家重点实验室 陈 墨 2010-11-29
稳频锁相技术
高Q腔稳频→Gunn振荡器
反射式 传输式
分谐波注入锁定 注锁与PLL的混合技术 直接频率合成技术 锁相频率合成技术（PLL）
► ►
注入锁定→IMPATT振荡器
• 测试仪器 • …….
8
常见的DDS芯片实物
f out FCW fC A 2
其中，FCW为频率控制字，A为其位数 A越大，相位增量越小，频率分辨率越高
fc 越大，取样时间增量越小，输出频率越高
AD9850 fc=125MHz A=32bits AD9852 fc=300MHz A=48bits f=1uHz AD9858 fc=1GHz A=32bits f=0.23Hz
2
29
二、电阻性倍频器
提高倍频效率的措施： 1、采用反向并联二级管对； 2、采用基于混合网络的平衡电路 结构；
30
二、电阻性倍频器
31
二、电阻性倍频器
未加匹配和滤波电路的输出频谱 添加匹配和滤波电路的输出频谱
~19dB
32
三、晶体管倍频器
1、场效应管的非线性： 接近夹断点的跨导→放大器设计 接近夹断点的输出电导 漏极电流的整流特性→类似B类放大器 栅极和漏极之间的电容→类似变容管 2、双级型晶体管 集电极-基极结电容 3、晶体管倍频器的优点： 宽带； 频率变换效率高； 激励功率和直流功耗小
10
DDS输出频谱
需要的输出频点
11
DDS面临的主要问题及应对措施
DDS本身的工作频率上限较低，无法满足工程应用。因此 常结合其它手段扩展频率，如，倍频、锁相、上变频等 直接倍频：面临的最大问题是杂散的恶化（按20lgN）； 在宽带倍频中（DDS的相对带宽很宽），还可能遇到其 它次谐波落入工作带内，引起信号干扰 结合锁相（PLL）：DDS仅提供PLL的参考信号，利用 PPL的跟踪环路滤波作用可大大抑制近边带杂散，同时 实现锁相倍频，但跳频过渡时间变长 上变频：可将DDS的输出频率搬移到更高的微波频段。 往往先将DDS的输出频率结合PLL倍频到微波频段后才 行，否则，无法提取纯净的上倍频信号
4
（2）锁相频率合成（PLL-Phase locked loop）
相噪与鉴相频率、鉴相器噪声基底和输出频率或分频 比的关系（前提：参考源的相噪足够低） L(1Hz) =Lfloop (1Hz) +20lgN＋10lgfd =Lfloop (1Hz) +20lgf0－10lgfd = Lfloop (1Hz) +10lgN＋10lgf0 Lfloop (1Hz)为负值
频率分辨率不高；
电路结构复杂，体积大。
3
（2）锁相频率合成（PLL-Phase locked loop）
能够跟踪输入信号相位的闭环自动控制系统。现在最 常用的结构是数摸混合的锁相环，即数字鉴相器、分频器、 模拟环路滤波和压控振荡器的组成方式
优点：相噪低； 杂散抑制好； 输出频率较高；易于集成。 缺点：频率切换速度慢； 频率分辨率一般
19
倍频器的设计难点
由于二极管和晶体管的非线性 电路中自然产生谐波信号
频谱纯度：
• 相位噪声
• 寄生干扰（杂散） 输出功率电平
20
倍频器的设计难点
倍频器设计的难点
非线性分析 倍频工作点的匹配 稳定性分析 散热的考虑
本章主要研究内容： 倍频器的一般工作原理和特性
21
一、电抗性倍频器
nPnm n m 0 n m 1 2 mPnm m n m 0 n 1 2
用于谐波振荡器，放 大器和混频器等频率变换 器件，预测最大可能功率 增益和变换效率！
23
一、电抗性倍频器
倍频器，无泵浦电压，n=0：
12
DDS＋PLL技术的扩频方案
LPF fD BPF fD
fLO ... 0 fP1 fPLL fPN
f1 N fD ... fo BPF
DDS提供一定带宽(fD)的频率输出(fD)，由第一个上变频本振 将频率抬高( f1 = fLO + fD )；再经过PLL本振( fPLL)将频率搬移 到微波频段( fo= f1+ fPLL )。PLL本振源的频率可通过微机控制 分频比，实现N个fD 步进频率点，因此，整个微波输出频率 带宽为： fo= NfD——实际带宽为N倍的DDS工作带宽
频率合成技术
整数分频锁相 小数分频锁相
直接数字频率合成技术（DDS） 上述技术相结合的混合技术
2
（1）直接频率合成
直接频率合成器是最早出现的频率合成技术；
利用混频器、倍频器、分频器和滤波器来完成对频率 的四则运算； 采用相关频率技术，采用一个晶体振荡器，通过分频 和倍频后得到。 优点：频率捷变速度快，稳定度高； 缺点：相位噪声随着倍频次数增加而增大； 输出信号杂散较多；
工作频率及倍频次数 输出功率 倍频器的变频损耗
所需谐波功率与输入基波功率之比，用百分比表示则 为倍频效率 使倍频器正常工作的最小基波激励功率 一般以输出功率下降3dB的频率变化范围
倍频器的驱动功率
带宽
输入、输出驻波比
表征倍频器输入、输出端口匹配性能的技术指标
18
倍频器分类
电抗性倍频器 采用变容管（非线性Q-V特性，2~4次倍频）、阶跃 恢复二极管（高次谐波倍频） 损耗小、频率变换效率高（理论上100%） 无倍频增益，且高电平时带宽较窄 电阻性倍频器 利用肖特基势垒二极管正偏置状态下的I-V特性 频率变换效率1/N2 ，适用于低次倍频 带宽较宽 晶体管倍频器 利用跨导传输函数的非线性 具有变频增益 倍频次数受到晶体管截至频率的限制