微机原理 输入和输出接口技术 8255 8253

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

查询式输入的接口电路
IOR AEN 数据 输入 装置 锁存器 数据口 地址译码 去系统 数据总线
三态 数据 缓冲器
(8bit)
选通 信号
R D Q
状态 信息
系统 地址总线 A0~A9
“1” “0”
缓冲器 (1bit)
“1”
Ready
状态口 地址译码
+5
AEN IOR
查询式输入
数据口:
状态口:
D7 D6 D5 D4 D3 D2 D1 D0
I/O 空 间
端口的编址方式
存储器映像I/O寻址方式(统一编址):
(1) I/O设备的与存储器共用同一个地址空间。 (2) 微处理器用对存储器进行操作的指令来实现对 I/O设备的管理。 (3) CPU用对存储器的读写控制信号MEMR、 MEMW对I/O设备进行读写控制。
端口与存储器统一编址(存储器映射方式)
D7
Ready
POLL:
MOV DX, STATUS-PORT IN AL, DX TEST AL, 80H JE POLL ; 未准备好等待 MOV DX, DATA-PORT IN AL, DX
查询式输出的接口电路
IOW AEN 系统数据总线 数据口 地址译码 A0~A9 去系统数据总线 三态 状态 “Busy=0” 缓冲器 状态口 地址译码 系统 地址总线
IOR AEN
数据 输入 装置 锁存器 选通 R D
三态 缓冲器
数据
地址译码
去系统 数据总线
AB
A0~A9
Q
+5
中断请求 INTR
装置中断允许
中断矢量
三态 缓冲器
去数据总线
中断响应 INTA
直接存储器存取方式(DMA)
中断传送方式相对于查询传送方式来说,大大 提高了CPU的利用率,但中断传送方式仍然是由 CPU通过指令来传送的。每次中断,都要进行保护 断点、保护现场,传送数据、存取数据以及最后恢 复现场、返回主程序等操作,需要执行多条指令。 DMA方式是在存储器与I/O设备间在DMA控制 器的控制下,直接进行数据交换而不通过CPU。这 样数据传送上限将主要取决于存储器的存取速度。
端口的编址方式
通常有两种I/O接口结构:一种是标准的I/O接口,一 种是存储器映像I/O结构。与之对应的有两种I/O结构寻址 方式。
标准的I/O寻址方式(独立编址): (1) I/O设备的地址空间和存储器地址空间是独立的、分开 的,即I/O接口地址不占用存储器的地址空间。 (2) 微处理器对I/O设备的管理是用专门的IN和OUT指令来 实现数据传送的。 (3) CPU对I/O设备的读写控制是用I/O读写控制信号(IOR、 IOW)
一个接口一般含有几个端口,CPU通过输入输 出指令向端口存或取信息。 端口主要有三类:状态口、命令口和数据口
接口电路
端口地址
数据
I/O端口1
数据
CPU
I/O端口2
IORQ RD
状态
I/O 装置
I/O端口3
控制
WR
接 口 的 功 能
接口的基本功能就是对数据传送实现控制,具 体包括以下六种功能:
1) 设备的选择功能:端口的地址译码 2) 数据的寄存与缓冲:外设的速度慢 3) 信号转换:串并、并串转换,数模、模数的转换、 光电隔离等 4) 对外设的控制和监测:提供命令译码和状态信息 5) 中断或DMA管理 6) 可编程功能
P7
P0
8路输入模拟量
5/9/2013 2:23 PM
版权保留(C) 南京理工大学机械工程学院
仪器科学与技术系
16
start: mov cx , 0100h lea bx , buffer xor al , al next : mov al , cl
mov dx , 340h in al , dx mov [bx] , al inc bx
全译码方式:即译码电路的一个输出引脚对应唯 一的地址。 部分译码方式:在译码电路里只使用了部分地址 线,译码电路的每个输出引脚对应着一个地址区 域。
利用门电路进行地址译码
A7 A5
1 2 13 12
A9 A8 A6 A3 A2 A1
1 2 3 4 8 5 6 11 12
CS
A4 A0 AEN
1 2 13
例5-2参考程序: start: mov cl, 0f8h ;cl:0f8h
poll: inc dx ;Spt=33h
in al, dx shr al, 1 ;Sbit—d0
lea di, buffer
again: mov al, cl and al, 0efh ;d4=0 mov dx, 330h ;Cpt:330h out dx, al call delay mov al, cl ;d4=1

线

CPU
HLDA
DMA控制器
地址寄存器
数据 状态/控制 端口 端口
HOLD
计 数 器
控制/状态寄存器

Ready

DMA请求
数据 缓冲 寄存器
DMA 请求 触发器
DMA响应
DMA控制器原理框图
输入设备
I/O端口的地址分配Leabharlann Baidu地址译码
I/O接口电路必须有自己的地址,以便让CPU能随时访 问。80X86微处理器由低16位地址线寻址I/O端口,故可寻 址64K个I/O端口地址。但实际上8086/8088 PC机只用了最 前面的1K个端口地址,即0~3FFH,因此只使用了地址总 线的低10位,即只有地址线A0~A9用于I/O地址译码。
端口与存储器分别独立编址(I/O映射方式)
例 Intel的80X86系列、Z80系列
特点: 端口与存储器分别独立编址 端口不占用内存空间 设有专门的 I/O指令对端口进行读写, 对内存操作的指令不能用于I/O端口
内 存 空 间

MOV IN
[ 10H ], AL ;对内存操作 10H, AL ;对端口操作
数据 来自外设 三态 缓冲器
数据总线
地址译码器 Y 0
地址总线
A0~A9
AEN IOR
无条件传送的输入方式
说明:AEN为低电平,为CPU控制总线。
数据
数据总线
锁存器
到外设 C
地址总线
地址译码器 Y 0
A0~A9
AEN IOW
无条件传送的输出方式
例6-1
CPU
340H
341H
342H
8位
8位
缓冲寄存器 功率放大器
微机原理与接口技术
第5章 输入与输出接口技术
本章主要内容:
1、接口技术的基本概念 2、输入输出传送方式 3、I/O端口读写技术 4、可编程定时器/计数器8253 5、可编程并行输入输出接口芯片8255A
微机硬件系统组成
接 口 的 概 念
接口:是中央处理器与存储器、外部设备,或者 两种外设之间,或者两种机器之间通过系统总线 进行连接的一组控制电路。
12
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN 1 0 0 1 0 1 1 0 1 1 0
经过译码后的端口号地址为:25BH
采用译码器进行地址译码
译码电路常用的典型译码器为74LS138(三八译码器)
U5 1 2 3 6 4 5 A B C G1 G 2A G 2B 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7
12
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN 1 1 0 1 0 0 1 1 1 0 0
经过译码后的端口号地址为:34EH
利用门电路进行地址译码
A8 A7
1 2 13 12
A9 A6 A4 A3 A1 A0
1 2 3 4 8 5 6 11 12
CS
A5 A2 AEN
1 2 13
jnc poll
inc dx in al, dx stob inc cl ;cl:0f8h--0ffh jne again
仪器科学与技术系 23
;Dpt=332h
out dx, al
5/9/2013 2:23 PM 版权保留(C) 南京理工大学机械工程学院
中断传输方式
在查询传送方式中,CPU要不断地询问慢速的外 设,当外设没有准备好,CPU就要等待,不能做其 它的操作,这样就浪费了CPU的时间。 为了提高CPU的工作效率,提出了中断的概念。 采用中断的传送方式,可允许CPU和多个外设同时 工作,此时外设处于主动地位。 在一定的条件下,外设向CPU提出中断请求, CPU响应中断请求后,暂停原程序的执行,转至为 中断服务,中断处理结束后继续原程序的执行。
74LS138译码器有3个输 入端(A, B, C),3个控制端 (G1, G2A, G2B),8个输出端 (Y0~Y7)。 只有当G1端为高电平, G2A、G2B都为低电平时, 译码器才对来自输入端的C、 B、A的某一组合进行译码。
74LS138(三八译码器)逻辑功能表
控制端
G1 G2A G2B C 0 0 0 1 0 0 0
CPU与I/O设备之间的接口信息
CPU与I/O设备之间要传送的信息包括数据信息、状态信 息和控制信息。 1.数据信息: 1) 数字量:以二进制或ASCII码表示的数或字符; 2) 模拟量:如温度、压力、位移等; 3) 开关量:只有两个状态的量,如开关的和与断,阀门的 开与关等,只要用1位二进制数即可表示。 2.状态信息:指输入或输出设备的状态信息 1) 输入装置的信息:是否准备好Ready; 2) 输出时输出装置:是否空Empty; 3) 若输出装置正在输出信息,则以忙Busy指示; 3.控制信息:如控制输入输出装置启动或停止等信息。
数据 输 出 装 置
锁 存 器 Busy “0” Q R
1
ACK
D
+5
AEN IOR
查询式输出
数据口:
状态口:
D7 D6 D5 D4 D3 D2 D1 D0
D7
Busy
POLL:
MOV DX, STATUS-PORT IN AL, DX TEST AL, 80H JNE POLL ; 未准备好等待 MOV DX, DATA-PORT MOV AL, BUFFER OUT DX, AL
输入端
B 0 0 1 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 0 1
输 出 端
A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
例: motorola的M6800系列
日立H8S单片机系列
特点:
I/O端口相当于内存的一部分, 使内存容量减小 对I/O端口的读/写与对存储器的读/写相同, 所有可对内存操作的指令对I/O端口均可使用,
内 存 空 间
I/O 空 间
指令系统中不专设I/O指令。
输入输出传输方式
CPU与外部设备交换信息通常有如下几种方式:
mov dx , 342h
out dx , al call near delay1 mov al , ch out dx, al
inc dx
in al , dx mov [bx] , al inc bx rcl ch , 1
call near delay2
5/9/2013 2:23 PM
jnc next
(1)无条件传送方式 (2)查询传送方式 以上两种方式合称程序控制传送方式,即在程 序的编制中利用I/O指令来执行输入输出,CPU 处于主动地位。 (3)中断传送方式 (4)直接存储器存取(DMA)方式
无条件传输方式
最简单的传送方式,适于外设总是处于准备好的 情况,如发光二极管、开关设备等,较少使用。 1.无条件传送的输入方式 由于简单外设用为输入设备时,输入数据的保持 时间相对于CPU的处理时间要长得多,所以可直接 使用三态缓冲器和总线相连。输入时认为来自外设 的数据已出现在三态缓冲器的输入端。 2.无条件传送的输出方式 在输出时,CPU的输出数据经数据总线加至输出 锁存器的输入端。
对于端口地址通常采用两级译码方法,通常高位地址产 生译码的片选信号;低位产生接口芯片内的寄存器地址。
高位地址:接芯片的CS端(CHIP SELECT片选信号)
低位地址:如A0,A1地址线直接接芯片的对应端。
地址译码可用一般的组合逻辑电路,也可以用门电路或 译码器芯片实现。
I/O接口的端口地址译码
仪器科学与技术系 17
版权保留(C) 南京理工大学机械工程学院
查询传输方式
查询传送方式就是在输入和传送前先查询外设的状态, 当外设准备好了才传送;若未准备好,则CPU等待。 1.查询式输入 CPU先从状态口输入外设的状态信息,检查外设是否已 准备好数据。若未准备好,则CPU进入循环等待,直到准 备好才退出循环,输入数据。 2.查询式输出 查询式输出时,CPU必须先查外设的BUSY状态,看外 设的数据缓冲区是否已空。若缓冲区为空,即BUSY为假, 则CPU执行输出指令;否则若BUSY为真,CPU就等待。
相关文档
最新文档