80X86微处理器的引脚功能

FLAGS IP DS、ES、SS 、 、 CS 指令队列空 0000H 0000H 0000H FFFFH
•复位后，输出线状态 复位后， 复位后
三态→高阻 三态 高阻 其余→无效 其余 无效
2010-11-27 11
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
2010-11-27
10
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 2. 公共控制信号
RESET 输入（高有效） 复位信号 输入（高有效） 为高电平且保持至少4个时钟周期 当RESET为高电平且保持至少 个时钟周期 为高电平且保持至少 将执行复位操作。 时，CPU将执行复位操作。 将执行复位操作 •复位后CPU的内部状态如下： 复位后CPU的内部状态如下 的内部状态如下： 复位后
2010-1086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 2. 公共控制信号
INTR 可屏蔽中断请求信号 输入（高有效） 输入（高有效） •CPU在每条指令的最后一个时钟周期采样 在每条指令的最后一个时钟周期采样 该引脚信号。 该引脚信号。若INTR＝1，且中断允许标 ＝ ， 将响应中断， 志IF＝1，则CPU将响应中断，而进入中断 ＝ ， 将响应中断 响应周期； 响应周期；若IF＝0，则CPU不响应中断请 ＝ ， 不响应中断请 继续执行下一条指令。 求，继续执行下一条指令。
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
80X86系列微机的体系结构 第二章 80X86系列微机的体系结构
§2.4 80X86微处理器的引脚功能 微处理器的引脚功能 一.8086CPU引脚功能 引脚功能 40引脚，DIP封装 引脚， 引脚 封装
(一) 最小模式和最大模式的概念
2010-11-27
6
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 2. 公共控制信号
“准备就绪”信号 准备就绪” 准备就绪 READY 输入（高有效） 输入（高有效） 该信号表示CPU要访问的存储器或 端口 要访问的存储器或I/O端口 该信号表示 要访问的存储器或 已准备好传送数据。 在总线周期的T 已准备好传送数据。CPU在总线周期的 3状 在总线周期的 态采样READY信号。若READY无效，则 信号。 无效， 态采样 信号 无效 CPU要插入一个或多个等待周期 W,直到 要插入一个或多个等待周期T 要插入一个或多个等待周期 READY信号有效。 信号有效。 信号有效
2010-11-27
16
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 3. 与MN/MX有关的信号线 有关的信号线
(1)最小模式信号 (1)最小模式信号 数据发送／接收信号 数据发送／ DT／R ／ 输出， 输出，三态 用来指示CPU是进行写操作（发送）还 是进行写操作（发送） 用来指示 是进行写操作 是读操作（接收）。 是读操作（接收）。 当系统接有总线收发器时， 当系统接有总线收发器时，由DT／R控制 ／ 控制 总线收发器的数据流向。 总线收发器的数据流向。 1 CPU写 写 DT／R = ／ 0 CPU读 读
2010-11-27
12
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 3. 与MN/MX有关的信号线 有关的信号线
(1)最小模式信号 (1)最小模式信号 (MN / MX =1) 存储器／输入输出控制信号 存储器／ M／IO ／ 输出， 输出，三态 用于指示CPU的访问对象是存储器还是 的访问对象是存储器还是I/O 用于指示 的访问对象是存储器还是 端口。 端口。 1 访问存储器 M / IO = 0 访问I/O端口 访问 端口
2010-11-27
8
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 2. 公共控制信号
NMI 不可屏蔽中断请求信号 输入（上升沿触发） 输入（上升沿触发） •当NMI出现上升沿（↑），则CPU在完成 当 出现上升沿（ ）， ），则 出现上升沿 在完成 当前指令后，转去相应不可屏蔽中断。 当前指令后，转去相应不可屏蔽中断。 •NMI不受 位限制，因而不能用软件加以屏 不受IF位限制 因而不能用 不能用软件加以屏 不受 位限制， 蔽。
2010-11-27
2
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 地址、 1. 地址、数据信号
A16／S3～ A19／S6 地址／ 地址／状态总线 输出，三态， 输出，三态，分时复用 地址有效期间，输出地址 A16～A19 ; 地址有效期间， I/O操作时，输出“0000 ； 操作时， 操作时 输出“0000”； 其余时间，输出状态信号： 其余时间，输出状态信号：S6、S5、 S4、 S3
2010-11-27
5
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 2. 公共控制信号
MN／MX 最小／最大模式控制信号 ／ 最小／ 输入 1 最小工作模式 MN / MX ＝ 0 最大工作模式 读信号 RD 输出（低有效）， ），三态 输出（低有效），三态 RD=0时，CPU执行读操作 时 执行读操作
2010-11-27
3
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 地址、 1. 地址、数据信号
A16／S3～ A19／S6 地址／状态总线 地址／
•S6=0，表示8086使用总线时； S =0，表示8086使用总线时； 8086使用总线时 •S5反映标志寄存器中 的状态（IF=1时，S5置1）； 的状态（ =1 =1时 S 反映标志寄存器中IF的状态 •S4、S3指示当前总线周期中，使用哪个段寄存器； 指示当前总线周期中，使用哪个段寄存器； S4 S3 所用段寄存器 0 0 ES 0 1 SS 1 0 CS(或未用 或未用Rseg） 或未用 ） 1 1 DS
2010-11-27
4
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 地址、 1. 地址、数据信号
高八位数据总线允许／ 高八位数据总线允许／状态信号 BHE／ BHE／S7 输出(低有效），三态，分时复用 输出(低有效），三态， ），三态 •在地址有效期间，该引脚输出的 在地址有效期间， 信号。 在地址有效期间 该引脚输出的BHE信号。 信号 若输出低电平， 若输出低电平，则表示高八位数据总线上的 数据有效。把读写的八位数据与AD 数据有效。把读写的八位数据与 15～AD8 连通。 连通。 •在其它时间，该引脚输出状态信号。 在其它时间，该引脚输出状态信号。 在其它时间
最小模式： 1. 最小模式： 系统中只有一个CPU，总线控制 系统中只有一个 ， 信号全部由CPU直接提供。 直接提供。 信号全部由 直接提供 (小型单处理机系统） 小型单处理机系统） 小型单处理机系统 最大模式： 2. 最大模式： 系统中包含有两个或多个微处理器。 系统中包含有两个或多个微处理器。
2010-11-27
14
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 3. 与MN/MX有关的信号线 有关的信号线
(1)最小模式信号 (1)最小模式信号 中断响应信号 INTA 输出， 输出，三态 当8086CPU响应 响应INTR引脚的可屏蔽中断请 响应 引脚的可屏蔽中断请 求时， 在中断响应周期内变为低电平。 求时，INTA在中断响应周期内变为低电平。 在中断响应周期内变为低电平
2010-11-27
13
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 3. 与MN/MX有关的信号线 有关的信号线
(1)最小模式信号 (1)最小模式信号 写信号 WR 输出（低有效）， ），三态 输出（低有效），三态 当CPU对存储器或的 端口写操作时， 对存储器或的I/O端口写操作时 对存储器或的 端口写操作时， WR = 0
8086
2010-11-27
1
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 地址、 1. 地址、数据信号
AD0～ AD15 地址／数据总线 地址／ 双向，三态，分时复用 双向，三态， 地址有效期间，输出地址 A0～A15 ; 地址有效期间， 数据有效期间，传送数据。 数据有效期间，传送数据。
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 2. 公共控制信号
时钟信号 输入 CLK 为CPU和总线控制逻辑电路提供基本的定 和总线控制逻辑电路提供基本的定 时脉冲。 时脉冲。 占空比：1／3 占空比： ／ 时钟频率： 时钟频率： 8086：5MHZ ： 8086-1：10MHZ ： 8086-2：8MHZ ：
2010-11-27
9
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 2. 公共控制信号
TEST 等待测试信号 输入（低有效） 输入（低有效） 8086CPU在执行 在执行WAIT指令时，没隔 个时 指令时， 在执行 指令时 没隔5个时 钟周期对TEST引脚采样，若TEST为1，则 引脚采样， 钟周期对 引脚采样 为 ， CPU循环于等待指令；若TEST为0，则 循环于等待指令； 循环于等待指令 为 ， CPU脱离等待状态，继续执行后续指令。 脱离等待状态， 脱离等待状态 继续执行后续指令。
2010-11-27
15
.8086CPU引脚功能 一.8086CPU引脚功能
80X86微处理器的引脚功能 §2.4 80X86微处理器的引脚功能
8086CPU引脚信号和功能 (二) 8086CPU引脚信号和功能 3. 与MN/MX有关的信号线 有关的信号线
(1)最小模式信号 (1)最小模式信号 地址锁存允许信号 ALE 输出（高有效） 输出（高有效） 作地址锁存器的片选信号。 作地址锁存器的片选信号。 在地址有效期间， 输出正脉冲， 在地址有效期间，由ALE输出正脉冲，用 输出正脉冲 以将地址信息锁存入地址锁存器。 以将地址信息锁存入地址锁存器。