RF设计与应用----射频集成电路封装

在射频集成电路或模块的金属封装，常隐含一个问题，就是从电路中的不连续处所散射出来的杂散模(Spurious Modes)，甚而在封装中造成寄生共振(Parasitic Resonance)的现象，干扰其主模(Dominant Mode)讯号的传递，影响其余电路的正常运作（图七）。就参考数据3所提及，在共平面波导线的MMIC封装，会因背金属共平面波导线(Conductor-Backed Coplanar Waveguide; CBCPW)及两侧封装金属墙的结构，而在封装中产生噪声的共振现象，为了减少寄生共振对射频电路效能的影响，在原基板下多加一层硅基板(500ìm, 15.．cm)，利用硅基板本身材质的损耗特性来衰减噪声的传递，而原始的电传输特性以及抑制效能可从图八中得知。另外，也有使用不同的封装材料或改变封装结构.等，以升高杂散模的截止频率而抑制噪声的传播。
图一 常见的封装型态 (a)四支引脚的圆形封装；(b)SOP； (c)金属封装；(d)J型引脚的QFP；(e)L型引脚的QFP
若以引脚排列方式区分，双边引脚的SOP(Small Outline Package)、四边引脚的四边平面构装(Quad Flat Pack, QFP)和底部引脚的金属罐式构装(Transistor Outline Package, TO)最为常见（图一），其引脚与构装基板的黏着设计，为能有高密度薄型化的最佳表现，又以表面黏着技术(Surface Mount Technology)为最大宗，而各家组件厂商会因应不同的组件如放大器( A m p l i f i e r ) 、振荡器(Oscillator)、混频器(Mixer).等，选取优化的封装方式以符合客户的需求而多芯片封装(Multi-chip Package)技术，同时也包括了多芯片模块封装(Multi-chip Module)，为一种缩小电路体积、减短各集成电路互连( I n t e r -connection)线路距离、降低噪声干扰的封装技术。由于此封装方式将至少两片以上的芯片整合起来，并依承载基板材质的不同，而有MCM-C(Ceramic)、MCMD(Deposited Thin Film)、MCM-S(Silicon)、MCM-L (Laminate)之分（其中MCM-L主要以PC板做构装底材，成本最低），且配合减少打线影响的覆晶接合技 术（Flip-chip Bonding，图二）和缩小封装面积的芯片尺寸封装（ Chip Scale Package，图三），甚而利用LTCC(Low Temperature Co-fired Ceramic)制程技术结合内藏式被动组件的设计（图四），所制成的前端(Front End)区块电路模块，更为广泛地应用在无线通信电路中，以减少独立式被动组件的使用数目，进而满足小型化、轻量化的要求。
在行动通讯质量要求的提高，通讯带宽的需求量大增，因应而生的各项新的通讯规范如GPRS、W-CDMA、CDMA-2000、Bluetooth、 802.11b纷纷出笼，其规格不外乎：更高的数据传输速率、更有效的调变方式、更严谨的噪声规格限定、通讯功能的增强及扩充，另外再加上消费者对终端产品“轻、薄、短、小、久（包括产品的使用寿命、维护保固，甚至是手机的待机时间）”的诉求成了必要条件；于是乎，为了达成这些目的，各家厂商无不使出混身解数，在产品射频(Radio Frequency)、中频(Intermediate Frequency)与基频(Base Band)电路的整合设计、主动组件的选择应用、被动组件数目的减少、多层电路板内线路善加运用等，投注相当的心血及努力，以求获得产品的小型化与轻量化。
而在参考数据2中，是用一组VCO电路在一般的薄型四边平面封装(Thin Quad Flat Pack; TQFP)和覆晶模块锡球数组式封装( F l i p -Module BGA Package)中，以打线连接导线架和覆晶凸块联机连接锡球的电性来做比较分析，其彼此联机（从打线到导线架，或从凸块到锡球）的自感值在两种不同的封装结构中可得到相当近似的数值（皆近似于5nH左右）， 其中寄生电容低于0.2pF，故忽略不予考虑；且在Flip-Module BGA封装的结构内，有加入R、L、C等被动组件的设计，以极短的联机互连（仅增加0.5nH），可减少在TQFP中因打线及导线架所寄生的电感效应而造成电路特性改变。我们可以得知，将被动组件整合进模块封装中和单一封装组件结合独立式被动组件对照下，可提升电路的效能特性；但必需注意的是，其被动组件内藏于模块电路后，就不容易因效能的差异做适度的调整及更换，且制作被动电路的设计尺寸也需有公差的考虑，所以对电路设计者及制造电路板厂而言，尚需一段互相配合的努力。
图五 覆晶与裸晶S参数比较图
图六 未填胶覆晶与填胶覆晶参数比较图
两者在工作频段S参数的变化相当一致，也就是说受覆晶接合封装的单晶微波集成电路和裸晶的电性表现近乎相同，且受覆晶凸块的寄生电感效应的影响不大；不过，其中要注意的是覆晶和基板的间距至少要大于20ìm以上，以确保集成电路之原有电性。另外，为延长覆晶接合焊锡凸块寿命，在覆晶与基板之间灌入填胶材质，在量测比较后发现，S参数的增益曲线将随工作频率的升高，往低频平移约3GHz（见图六），而曲线的趋势仍保持近似，如此电性变化表现和填胶材质的介电常数有很大关系，所以高频集成电路的覆晶填胶材质应以介电常数越低者为最佳选择。
针对这些无线通信产品业者所面临的课题，我们试着从封装技术在射频集成电路上应用的角度，来介绍射频集成电路封装技术的现况、现今封装技术对射频集成电路效能的影响，以及射频集成电路封装的未来发展和面临的挑战。
射频集成电路封装技术的现况
就单芯片封装(Single Chip Package)的材质而言， 使用塑料封装( P l a s t i c Package)的方式，是一般市面上常见到的高频组件封装类型，低于3GHz工作频率的射频集成电路及组件，在不严格考虑封装金属导线架(Metal Lead Frame)和打线(Wire Bond)的寄生电感(Parasitic Inductance)效应下，是一种低成本且可薄型化的选择。由于陶瓷材料防水气的渗透性特佳及满足高可靠度的需求，故也有采用陶瓷封装技术；对于加强金属屏蔽作用及散热效果的金属封装，可常在大功率组件或子系统电路封装看到它的踪迹。
图二 覆晶接合间图
图三 CSP类别示意图
图四 多层陶瓷模块剖面示意图
封装技术对Leabharlann 频集成电路效能的影响 封装对组件的功能主要在于传递电源能量及电路讯号、保护组件结构、提供散热管道，其中又以电能、电讯的传输为射频集成电路相当重要的考虑。由于射频电路工作频率常在300MHz以上，其原有的低频电路特性则因频率的增加而有所改变，以简单的单一导线为例，原为传输讯号导通与不导通的判定，随着工作频率的提升其寄生电感、肌肤效应(Skin Effect)及寄生电阻(Parasitic Resistance)的现象便一一浮现，导致我们对射频集成电路在封装中的电性要求较为复杂。在参考数据1中所叙述，就一砷化镓(GaAs)单晶微波集成电路(Monolithic Microwave Integrated Circuit; MMIC)的LNA(Low Noise Amplifier)电路，利用覆晶凸块接合至氧化铝基板制作成覆晶测试电路，并和其裸晶的电路特性做比较（见图五）。