24位高精度数据采集课程设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
三、课程设计背景介绍
随着计算机技术的快速发展和普及,数据采集系统也迅速得到应
用。在科学研究中,应用数据采集系统可获得大量的动态信息,是研究 瞬间物理过程的有力工具,也是获取科学奥秘的重要手段之一。数据采 集技术是一项基本的实用性技术,它被广泛应用于图像处理、振动测 试、语音信号分析和瞬态信号分析等众多领域。目前不同性能指标的通 用或专用的数据采集系统,在各种领域中随处可见。
数据采集系统从广义上讲是一个数据信号收集装置、能够将被收集 的信息(电信号)转换为一种统一标准格式的信号,然后进行存储、处 理、交换(甚至用于控制某个执行机构)。被收集的数据信号通常是电 学量,如电压、电流等,对其他物理量(如温度、压力等)的采集则是 通过一种叫传感器的装置进行交换,使之成为电学量。信号的类型可以 是模拟量、频率量、脉冲量、开关量等。
读写满量程差分校准模式。读写零范围差分校准模式由 CH 来选择通道。将A0 置1,可以对芯片进行读操作; 将A0 置1,可以对芯片进行写操作。差分模式的读或写 操作时数据长度为24 位,不考虑控制寄存器的WL 位。因此,向校准寄存器输入的数据必须是24 位的, 1 1 1 否则数据将不能写进校准寄存器。
AD7710提供多种封装形式,其中24脚双排直插封装的引脚排列如 下:
图1 AD7710管脚图 其中各个管脚功能描述如下表: SCLK:串口输人/输出时钟引脚。当MODE引脚接高电平时, SCLK输出串行时钟脉冲,器件工作在内部时钟模式;当MODE引脚接 低电平时,SCLK作为输入引脚使用,器件工作在外部时钟模式。 MCLKIN,MCLKOUT:系统时钟信号。引脚分别接晶振的两端即 可产生内部系统时钟。 A0:地址输入。低电平时,可以对控制寄存器进行读写操作;高 电平时,可以对数据寄存器或校准寄存器进行读写操作。 /SYNC:同步信号。用于多个AD7710时的内部数字滤波器的同 步。 MODE:模式选择。高电平时,处于内部时钟模式;低电平时,处 于外部时钟模式。 ANl(+),ANl(一),AN2(+),AN2(一):双通道差分输入引脚。 Vss:模拟电压源负端。单电源工作时,与AGND引脚短接。 AVdd:模拟电压源正端。 Vbias:偏置电压输入引脚。 REFIN(+),REFIN(一):参考电压的正负输入引脚。 REF OUT:内部参考电压的输出引脚。 Iout:补偿电流输出引脚,可以通过控制寄存器关断或开启。
0 1 1 8
1 0 0 16
1 0 1 32
1 1 0 64
1 1 1 128 表2 G2.C1.G0位含义
CH位决定物理通道的选择,当CH=0时选择通道1,否则选择通道 2。
PD位为电源省电方式控制位,当PD=0为正常方式(缺省方式),当 PD=1时,芯片进入省电方式运作。
WL位为输出字长度控制位,控制AD转换的输出字节数。当WL=0 时输出的AD结果位为16位,否则输出的AD结果位为24位。
提供时钟。在外部时钟模式下,可以进行同步数据传送(可用于微处理 器如:80C51、87C51、68HC11、68HC05 和数字信号处理器)。 4.4.1、AD7710读操作
AD7710可以对输出寄存器、控制寄存器和校准寄存器进行读操 作。读操作时序如下:
图2 AD7710一次读操作读取所有数据的时序图 在读操作时,A0 必须一直有效。当A0=1,将对输出寄存器或校准 寄存器进行读操作,当A0=0,将对控制寄存器中进行读操作。 (/DRDY)的作用取决于芯片输出数据的更新速率和输出寄存器输出数 据的速率。当在输出寄存器中的数据可获得时,(/DRDY)变成低电 平。当数据(24 位或16 位)全部读出时,(/DRDY)复位成高电平。如 果数据没有完全读出,(非DRDY)将一直保持低电平。此时输出寄存 器将以输出数据的速率更新数据,但是(/DRDY)不会输出确认信号。 在这种情况下,读出的数据将是输出寄存器中的最新数据。如果新的数 据已经到齐,并且希望能保存在输出寄存器,而此时的输出寄存器没有 将数据输出完毕,(/DRDY)将不会输出确认信号,这些数据将会丢 失。在对控制寄存器和校准寄存器进行读操作时(/DRDY)不会受到影 响。当(/DRDY)为低电平时,只能从输出寄存器读取数据。如果在 (/DRDY)为高电平时(/RFS)变成低电平,数据无法传送。在对控制 寄存器和校准寄存器进行读操作时,(非DRDY)不会施加任何影响。 对控制寄存器和校准寄存器进行读操作是一样的,只是在这时候 (/DRDY)将不起任何作用。在对控制寄存器和校准寄存器进行读操作 时,受输出数据更新速率影响,(/DRDY)可在任何阶段变成低电平, 这对控制寄存器和校准寄存器的读操作周期不会有任何影响。在对控制 寄存器和校准寄存器进行读操作时,必须同时输出24 位数据。 4.4.2、AD7710写操作
AD7710可以对控制寄存器和校准寄存器进行写操作。读操作时序 如下:
图3 AD7710一次写操作的时序图 在写操作过程中,不会对(/DRDY)有任何影响,同样,(/DRDY) 也不会影响写操作。写操作中,输入的数据必须是24 位的。A0 决定是 对控制寄存器还是对校准寄存器进行写操作。在写操作的过程中,A0 必须一直保持有效。和前面所说得一样,在进行读操作和写操作时,串 行时钟线必须为低电平。在外部SCLK为高电平时需要输入AD7710 的数 据必须有效。数据是从高位到低位传输的。 五、数据采集系统设计 电路主要分为三个部分:数据采样、数据转换、数据传输。在整个 电路中,系统由8051单片机进行控制。具体框图如下:
24位高精度数据采集课程设计
指导老师:
姓名:
班级: 学号:
日期:2011年1月 5日
24位高精度数据采集设计
一、课程设计内容
采用AD7710+MCU的方案设计出一个24位高精度数据采集系统并能 通过串口将数据传输给PC机。
二、课程设计目的
1、熟悉利用图书馆和网络资源查阅资料。 2、学习24位高精度数据采集设计的方法。 3、通过此课程设计进一步的了解、掌握、和熟悉单片机开发的使 用方法及汇编或者C语言的编程方法。 4、会将设计代码下载到8051芯片内部,并通过使用硬件设备验证 设计的正确性。 5、学会制作电路板。
表1 MD2,MD1,MD0位含义 G2.G1,G0为放大增益控制位,用于设置可编程增益放大器的增 益因子。当芯片初始复位后,G2=0,G1=0,GO=0,增益为1;G2, G1,G0与放大增益关系如下表:
G2 G1 G0 增益 备注
缺省方式,当电源复
0 0 0 1 位后
0 0 1 2
0 1 0 4
高精度数据采集系统比一般数据采集系统要复杂得多,需要考虑的 因素比较多,不同技术指标之间往往湖湘影响、制约,是一个复杂的系 统工程,需要用系统的思想来综合考虑。综合起来,其基本要点一般有 以下几个大的方面:
A、对应用环境的深入调研 B、设计模拟通道 C、AD转换器件和电压基准源的选择哪个 D、系统控制及电路结构设计考虑 E、数据存储于数据通信问题 F、可靠性及低功耗问题的考虑
四、AD7710简介
4.1、AD7710工作原理 AD7710以一定的速率对模拟输入信号连续采样,采样速率受系统
时钟的控制。采样信号经PGA放大,使其输出电平满足电荷平衡ADC的 要求,然后转换成数字脉冲序列。该序列经数字滤波器处理后,以内部 数字滤波器的一阶陷波频率确定的速率更新输出寄存器的数据。寄存器 中的数据可以从双向串口随机读出。 4.2、AD7710管脚图及管脚说明
激活自校准模式。这种自校准模式由CH 控制。这是一 步校准,当校准完成后,将回到标准模式。自校准完成 后(非DRDY)将输出确认信号。在这种模式下,零量 程校准可通过内部输入零电平信号实现,满量程校准可 0 0 1 通过内部的VREF 实现。
激活系统校准模式。这种模式由CH 控制。这是两步校 准,首先对选定的输入通道进行零量程校准,校准完成 后,(/DRDY)将输出确认信号。第一步的最后将进
AGND:模拟地。 /TFS:发送帧同步信号,低电平有效。 /RFS:接收帧同步信号,低电平有效。 /DRDY:数据输出状态引脚。引脚输出的信号由高变低时,表明数 据转换已经结束,等待输出。 SDATA:数据输入/输出引脚,引脚功能受TFS和 DVdd:数字电压源正端,接+5V。 DGND:数字地。 4.3、AD7710控制寄存器 AD77l芯片内部有三个24位的寄存器,它们是命令控制寄存器、数 据寄存器和校验寄存器。命令控制寄存器控制AD7710的滤波转折点、 输入增益、通道选择、信号极性、校验方式、电源方式等参数的设置。 校验奇存器得到AD7710的自校验结果。读写AD7710芯片寄存器由引脚 A0的输入电平决定,当A0输人为低电平时,读写命令控制寄存器,否 则读取数据寄存器和校验寄存器的结果。AD7710的命令控制寄存器控 制字如下表:
激活背景校准模式。这种校准模式由 CH 控制。如果这 种模式打开,AD7710 将不断的对参考输入和零点平输 入进行自校准。在转化过程将进入这种模式,它可以延 长转化时间和降低传输速率。它的优势是当外界温度发 生很大变化时,用户不用担心对芯片进行重校准。在这 种模式中,零电平输入和VREF 以及模拟输入电压都将 1 0 1 受到监视,并且,芯片的校准寄存器将能够自动更新。
读写零量程差分校准模式。读写零范围差分校准模式由 CH 来选择通道。将A0 置1,可以对芯片进行读操作; 将A0 置1,可以对芯片进行写操作。差分模式的读或写 操作时数据长度为24 位,不考虑控制寄存器的WL 位。因此,向校准寄存器输入的数据来自百度文库须是24 位的, 1 1 0 否则数据将不能写进校准寄存器。
MD2 MD1 MD0 G2 G1 G0 CH PD WL IO BO B/U FS11 FS10 FS9 FS8 FS7 FS6 FS5 FS4 FS3 FS2 FS1 FS0
其中MD2,MD1,MD0为操作方式控制位,其含义如下表所示:
操作模式
操作模式说明
MD2 MD1 MD0
标准模式。这是芯片运行的标准模式,将 A0 置1,可 对数字寄存器进行读操作。内部电源复位后寄存器的这 0 0 0 几位将进入这一默认状态。
0 1 0 入标准模式。
激活系统校准模式。这是系统校准模式的第二步,在模 式中,系统对选定的输入通道进行满量程校准。校准完 成后,(/DRDY)将再一次输出确认信号。完成后, 0 1 1 将进入标准模式。
激活系统补偿校准模式。这种校准模式由 CH 控制。这 是一步校准,当校准完成,将回到标准模式,同时由 (/DRDY)输出确认信号。在这种模式下,零量程对 选定的通道进行校准,满量程可通过内部的VREF 校 1 0 0 准。
IO位为输出电流补偿控制位,用于控制芯片20uA的补偿电流(可用 于温度传感器的冷端补偿)。当IO=0时关闭20 uA的补偿电流输出(缺省 方式),否则输出20 uA的补偿电流。
BO位为Burn Out电流输出位,其含义与IO位相同。 B/U位为输入信号极性控制位,当输入信号为双极性信号时设置B /U位为0(缺省方式),当输入信号为单极性信号时设置B/U位为1。 FS11—FS0位为滤波参数位。将12位数据写进FS11-FS0 中,可确 定截止频率的大小,滤波器的第一陷波频率的位置和芯片的数据传送速 率。如果考虑到它可确定增益大小,它还可以确定芯片的输出噪声(还 有有用分辨率)。滤波器的第一陷波频率可用如下等式求得:滤波器的 第一陷波频率=(FCLK IN /512)/code(这里的code 指的是与FS0- FS11 相等的十进制数,范围时19-2000)。由于额定的fCLK IN等于 10MHZ,因此滤波器的第一陷波频率的范围是9.76HZ-1.028kHZ。为 了确保AD7710能正常运行,输入给FS0-FS11 的二进制数必须在规定 的范围之内。 4.3、AD7710时序介绍 AD7710提供两种时钟模式。一种为自时钟模式,另外一种为外时 钟模式。在本数据采集系统设计中,我们采用的是外时钟模式,故在此 省略了自时钟模式时序介绍。下面重点介绍外时钟模式介绍。 从 MODE 脚输入低电平,AD7710将进入外部时钟模式。在这一模 式中,AD7710 的SCLK成为输入端,外部时钟通过串连SCLK 脚向芯片
随着计算机技术的快速发展和普及,数据采集系统也迅速得到应
用。在科学研究中,应用数据采集系统可获得大量的动态信息,是研究 瞬间物理过程的有力工具,也是获取科学奥秘的重要手段之一。数据采 集技术是一项基本的实用性技术,它被广泛应用于图像处理、振动测 试、语音信号分析和瞬态信号分析等众多领域。目前不同性能指标的通 用或专用的数据采集系统,在各种领域中随处可见。
数据采集系统从广义上讲是一个数据信号收集装置、能够将被收集 的信息(电信号)转换为一种统一标准格式的信号,然后进行存储、处 理、交换(甚至用于控制某个执行机构)。被收集的数据信号通常是电 学量,如电压、电流等,对其他物理量(如温度、压力等)的采集则是 通过一种叫传感器的装置进行交换,使之成为电学量。信号的类型可以 是模拟量、频率量、脉冲量、开关量等。
读写满量程差分校准模式。读写零范围差分校准模式由 CH 来选择通道。将A0 置1,可以对芯片进行读操作; 将A0 置1,可以对芯片进行写操作。差分模式的读或写 操作时数据长度为24 位,不考虑控制寄存器的WL 位。因此,向校准寄存器输入的数据必须是24 位的, 1 1 1 否则数据将不能写进校准寄存器。
AD7710提供多种封装形式,其中24脚双排直插封装的引脚排列如 下:
图1 AD7710管脚图 其中各个管脚功能描述如下表: SCLK:串口输人/输出时钟引脚。当MODE引脚接高电平时, SCLK输出串行时钟脉冲,器件工作在内部时钟模式;当MODE引脚接 低电平时,SCLK作为输入引脚使用,器件工作在外部时钟模式。 MCLKIN,MCLKOUT:系统时钟信号。引脚分别接晶振的两端即 可产生内部系统时钟。 A0:地址输入。低电平时,可以对控制寄存器进行读写操作;高 电平时,可以对数据寄存器或校准寄存器进行读写操作。 /SYNC:同步信号。用于多个AD7710时的内部数字滤波器的同 步。 MODE:模式选择。高电平时,处于内部时钟模式;低电平时,处 于外部时钟模式。 ANl(+),ANl(一),AN2(+),AN2(一):双通道差分输入引脚。 Vss:模拟电压源负端。单电源工作时,与AGND引脚短接。 AVdd:模拟电压源正端。 Vbias:偏置电压输入引脚。 REFIN(+),REFIN(一):参考电压的正负输入引脚。 REF OUT:内部参考电压的输出引脚。 Iout:补偿电流输出引脚,可以通过控制寄存器关断或开启。
0 1 1 8
1 0 0 16
1 0 1 32
1 1 0 64
1 1 1 128 表2 G2.C1.G0位含义
CH位决定物理通道的选择,当CH=0时选择通道1,否则选择通道 2。
PD位为电源省电方式控制位,当PD=0为正常方式(缺省方式),当 PD=1时,芯片进入省电方式运作。
WL位为输出字长度控制位,控制AD转换的输出字节数。当WL=0 时输出的AD结果位为16位,否则输出的AD结果位为24位。
提供时钟。在外部时钟模式下,可以进行同步数据传送(可用于微处理 器如:80C51、87C51、68HC11、68HC05 和数字信号处理器)。 4.4.1、AD7710读操作
AD7710可以对输出寄存器、控制寄存器和校准寄存器进行读操 作。读操作时序如下:
图2 AD7710一次读操作读取所有数据的时序图 在读操作时,A0 必须一直有效。当A0=1,将对输出寄存器或校准 寄存器进行读操作,当A0=0,将对控制寄存器中进行读操作。 (/DRDY)的作用取决于芯片输出数据的更新速率和输出寄存器输出数 据的速率。当在输出寄存器中的数据可获得时,(/DRDY)变成低电 平。当数据(24 位或16 位)全部读出时,(/DRDY)复位成高电平。如 果数据没有完全读出,(非DRDY)将一直保持低电平。此时输出寄存 器将以输出数据的速率更新数据,但是(/DRDY)不会输出确认信号。 在这种情况下,读出的数据将是输出寄存器中的最新数据。如果新的数 据已经到齐,并且希望能保存在输出寄存器,而此时的输出寄存器没有 将数据输出完毕,(/DRDY)将不会输出确认信号,这些数据将会丢 失。在对控制寄存器和校准寄存器进行读操作时(/DRDY)不会受到影 响。当(/DRDY)为低电平时,只能从输出寄存器读取数据。如果在 (/DRDY)为高电平时(/RFS)变成低电平,数据无法传送。在对控制 寄存器和校准寄存器进行读操作时,(非DRDY)不会施加任何影响。 对控制寄存器和校准寄存器进行读操作是一样的,只是在这时候 (/DRDY)将不起任何作用。在对控制寄存器和校准寄存器进行读操作 时,受输出数据更新速率影响,(/DRDY)可在任何阶段变成低电平, 这对控制寄存器和校准寄存器的读操作周期不会有任何影响。在对控制 寄存器和校准寄存器进行读操作时,必须同时输出24 位数据。 4.4.2、AD7710写操作
AD7710可以对控制寄存器和校准寄存器进行写操作。读操作时序 如下:
图3 AD7710一次写操作的时序图 在写操作过程中,不会对(/DRDY)有任何影响,同样,(/DRDY) 也不会影响写操作。写操作中,输入的数据必须是24 位的。A0 决定是 对控制寄存器还是对校准寄存器进行写操作。在写操作的过程中,A0 必须一直保持有效。和前面所说得一样,在进行读操作和写操作时,串 行时钟线必须为低电平。在外部SCLK为高电平时需要输入AD7710 的数 据必须有效。数据是从高位到低位传输的。 五、数据采集系统设计 电路主要分为三个部分:数据采样、数据转换、数据传输。在整个 电路中,系统由8051单片机进行控制。具体框图如下:
24位高精度数据采集课程设计
指导老师:
姓名:
班级: 学号:
日期:2011年1月 5日
24位高精度数据采集设计
一、课程设计内容
采用AD7710+MCU的方案设计出一个24位高精度数据采集系统并能 通过串口将数据传输给PC机。
二、课程设计目的
1、熟悉利用图书馆和网络资源查阅资料。 2、学习24位高精度数据采集设计的方法。 3、通过此课程设计进一步的了解、掌握、和熟悉单片机开发的使 用方法及汇编或者C语言的编程方法。 4、会将设计代码下载到8051芯片内部,并通过使用硬件设备验证 设计的正确性。 5、学会制作电路板。
表1 MD2,MD1,MD0位含义 G2.G1,G0为放大增益控制位,用于设置可编程增益放大器的增 益因子。当芯片初始复位后,G2=0,G1=0,GO=0,增益为1;G2, G1,G0与放大增益关系如下表:
G2 G1 G0 增益 备注
缺省方式,当电源复
0 0 0 1 位后
0 0 1 2
0 1 0 4
高精度数据采集系统比一般数据采集系统要复杂得多,需要考虑的 因素比较多,不同技术指标之间往往湖湘影响、制约,是一个复杂的系 统工程,需要用系统的思想来综合考虑。综合起来,其基本要点一般有 以下几个大的方面:
A、对应用环境的深入调研 B、设计模拟通道 C、AD转换器件和电压基准源的选择哪个 D、系统控制及电路结构设计考虑 E、数据存储于数据通信问题 F、可靠性及低功耗问题的考虑
四、AD7710简介
4.1、AD7710工作原理 AD7710以一定的速率对模拟输入信号连续采样,采样速率受系统
时钟的控制。采样信号经PGA放大,使其输出电平满足电荷平衡ADC的 要求,然后转换成数字脉冲序列。该序列经数字滤波器处理后,以内部 数字滤波器的一阶陷波频率确定的速率更新输出寄存器的数据。寄存器 中的数据可以从双向串口随机读出。 4.2、AD7710管脚图及管脚说明
激活自校准模式。这种自校准模式由CH 控制。这是一 步校准,当校准完成后,将回到标准模式。自校准完成 后(非DRDY)将输出确认信号。在这种模式下,零量 程校准可通过内部输入零电平信号实现,满量程校准可 0 0 1 通过内部的VREF 实现。
激活系统校准模式。这种模式由CH 控制。这是两步校 准,首先对选定的输入通道进行零量程校准,校准完成 后,(/DRDY)将输出确认信号。第一步的最后将进
AGND:模拟地。 /TFS:发送帧同步信号,低电平有效。 /RFS:接收帧同步信号,低电平有效。 /DRDY:数据输出状态引脚。引脚输出的信号由高变低时,表明数 据转换已经结束,等待输出。 SDATA:数据输入/输出引脚,引脚功能受TFS和 DVdd:数字电压源正端,接+5V。 DGND:数字地。 4.3、AD7710控制寄存器 AD77l芯片内部有三个24位的寄存器,它们是命令控制寄存器、数 据寄存器和校验寄存器。命令控制寄存器控制AD7710的滤波转折点、 输入增益、通道选择、信号极性、校验方式、电源方式等参数的设置。 校验奇存器得到AD7710的自校验结果。读写AD7710芯片寄存器由引脚 A0的输入电平决定,当A0输人为低电平时,读写命令控制寄存器,否 则读取数据寄存器和校验寄存器的结果。AD7710的命令控制寄存器控 制字如下表:
激活背景校准模式。这种校准模式由 CH 控制。如果这 种模式打开,AD7710 将不断的对参考输入和零点平输 入进行自校准。在转化过程将进入这种模式,它可以延 长转化时间和降低传输速率。它的优势是当外界温度发 生很大变化时,用户不用担心对芯片进行重校准。在这 种模式中,零电平输入和VREF 以及模拟输入电压都将 1 0 1 受到监视,并且,芯片的校准寄存器将能够自动更新。
读写零量程差分校准模式。读写零范围差分校准模式由 CH 来选择通道。将A0 置1,可以对芯片进行读操作; 将A0 置1,可以对芯片进行写操作。差分模式的读或写 操作时数据长度为24 位,不考虑控制寄存器的WL 位。因此,向校准寄存器输入的数据来自百度文库须是24 位的, 1 1 0 否则数据将不能写进校准寄存器。
MD2 MD1 MD0 G2 G1 G0 CH PD WL IO BO B/U FS11 FS10 FS9 FS8 FS7 FS6 FS5 FS4 FS3 FS2 FS1 FS0
其中MD2,MD1,MD0为操作方式控制位,其含义如下表所示:
操作模式
操作模式说明
MD2 MD1 MD0
标准模式。这是芯片运行的标准模式,将 A0 置1,可 对数字寄存器进行读操作。内部电源复位后寄存器的这 0 0 0 几位将进入这一默认状态。
0 1 0 入标准模式。
激活系统校准模式。这是系统校准模式的第二步,在模 式中,系统对选定的输入通道进行满量程校准。校准完 成后,(/DRDY)将再一次输出确认信号。完成后, 0 1 1 将进入标准模式。
激活系统补偿校准模式。这种校准模式由 CH 控制。这 是一步校准,当校准完成,将回到标准模式,同时由 (/DRDY)输出确认信号。在这种模式下,零量程对 选定的通道进行校准,满量程可通过内部的VREF 校 1 0 0 准。
IO位为输出电流补偿控制位,用于控制芯片20uA的补偿电流(可用 于温度传感器的冷端补偿)。当IO=0时关闭20 uA的补偿电流输出(缺省 方式),否则输出20 uA的补偿电流。
BO位为Burn Out电流输出位,其含义与IO位相同。 B/U位为输入信号极性控制位,当输入信号为双极性信号时设置B /U位为0(缺省方式),当输入信号为单极性信号时设置B/U位为1。 FS11—FS0位为滤波参数位。将12位数据写进FS11-FS0 中,可确 定截止频率的大小,滤波器的第一陷波频率的位置和芯片的数据传送速 率。如果考虑到它可确定增益大小,它还可以确定芯片的输出噪声(还 有有用分辨率)。滤波器的第一陷波频率可用如下等式求得:滤波器的 第一陷波频率=(FCLK IN /512)/code(这里的code 指的是与FS0- FS11 相等的十进制数,范围时19-2000)。由于额定的fCLK IN等于 10MHZ,因此滤波器的第一陷波频率的范围是9.76HZ-1.028kHZ。为 了确保AD7710能正常运行,输入给FS0-FS11 的二进制数必须在规定 的范围之内。 4.3、AD7710时序介绍 AD7710提供两种时钟模式。一种为自时钟模式,另外一种为外时 钟模式。在本数据采集系统设计中,我们采用的是外时钟模式,故在此 省略了自时钟模式时序介绍。下面重点介绍外时钟模式介绍。 从 MODE 脚输入低电平,AD7710将进入外部时钟模式。在这一模 式中,AD7710 的SCLK成为输入端,外部时钟通过串连SCLK 脚向芯片