arm微处理器硬件结构
LPC2000系列ARM硬件结构与功能简介
1.4 处理器状态及模式
用户和系统模式
处理器模式 用户 用户 系统 系统 快中断 中断 管理 中止 未定义 说明 备注 不能直接切换到其它模式 (usr) 正常程序工作模式 (usr) 用于支持操作系统的特 与用户模式类似，但具有可以 (sys) (sys) 权任务等 直接切换到其它模式等特权 而且它们使用完全相同的寄存器组。 (fiq) (irq) (svc) (abt) (und) 支持高速数据传输及通 系统模式是特权模式，不受用 FIQ异常响应时进入此模式 道处理
ARM公司简介
ARM是Advanced RISC Machines的缩写，它是 一家微处理器行业的知名企业，该企业设计了大量 高性能、廉价、耗能低的RISC （精简指令集）处 理器。 公司的特点是只设计芯片，而不生产。 它将技术授权给世界上许多著名的半导体、软件和 OEM厂商，并提供服务。
1.2 ARM体系结构简介
(svc) 操作系统保护代码 (abt) (und) 用于支持虚拟内存和/或 存储器保护 支持硬件协处理器的软 件仿真
1.4 处理器状态及模式
特权模式
处理器模式 用户 系统 系统 说明 用于支持操作系统的特 权任务等 备注 不能直接切换到其它模式 与用户模式类似，但具有可以 直接切换到其它模式等特权 (usr) 正常程序工作模式 (sys) (sys)
处理器模式说明备注用户usr正常程序工作模式不能直接切换到其它模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权快中断fiq支持高速数据传输及通道处理fiq异常响应时进入此模式中断irq用于通用中断处理irq异常响应时进入此模式管理svc操作系统保护代码系统复位和软件中断响应时进入此模式中止abt用于支持虚拟内存和或存储器保护在arm7tdmi没有大用处未定义und支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式14处理器状态及模式?处理器模式14处理器状态及模式?特权模式处理器模式说明备注用户usr正常程序工作模式不能直接切换到其它模式系统sys用于支持操作系统的特权任务等与用户模式类似但具有可以直接切换到其它模式等特权快中断fiq支持高速数据传输及通道处理fiq异常响应时进入此模式中断irq用于通用中断处理irq异常响应时进入此模式管理svc操作系统保护代码系统复位和软件中断响应时进入此模式中止abt用于支持虚拟内存和或存储器保护在arm7tdmi没有大用处未定义und支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式除用户模式外其它模式均为特权模式
第2章 ARM体系结构
• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
ARM、 MIPS 、X86三大芯片架构对比
慢。
Second的相关语），是一种采取精简指令集（RISC）的处理器架构，1981年
出现，由MIPS科技公司开发并授权，广泛被使用在许多电子产品、网络设
备、个人娱乐装置与商业装置上。最早的MIPS架构是32位，最新的版本已
经变成64位。
MIPS的基本特点是：
（1）包含大量的寄存器、指令数和字符。
（2）可视的管道延时时隙。
这些特性使MIPS架构能够提供最高的每平方毫米性能和当今SoC设计
中最低的能耗。
3. X86
X86架构是芯片巨头Intel设计制造的一种微处理器体系结构的统称。如
果这样说你不理解，那幺当我说出8086，80286等这样的词汇时，相信你肯
定马上就理解了，正是基于此，X86架构这个名称被广为人知。如今，我们
所用的PC绝大部分都是X86架构。可见X86架构普及程度，这也和Intel的
霸主地位密切相关。x86采用CISC（ComplexInstrucTIonSetComputer，复
杂指令集计算机）架构。与采用RISC不同的是，在CISC处理器中，程序的
各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行
ARM、MIPS、X86三大芯片架构对比
1. ARM
ARM是高级精简指令集的简称（AdvancedRISCMachine），它是一个32
位的精简指令集架构，但也配备16位指令集，一般来讲比等价32位代码节
省达35%，却能保留32位系统的所有优势。
ARM处理器的主要特点是：
（1）体积小、低功耗、低成本、高性能ARM被广泛应用mb（16位）/ARM（32位）双指令集，能很好
第2章 ARM微处理器概述
工业控制领域：
作为32位 的RISC 架构，基于ARM 核的微控制器芯片不
但占据了高端微控制器市场的大部分市场份额，同时也 逐渐向低端微控制器应用领域扩展，ARM 微控制器的低 功耗、高性价比，向传统的8 位/16 位微控制器提出了挑 战。
无线通讯领域：
目前已有超过85%的无线通讯设备采用了ARM 技术，
ARM体系结构的变种
（4）J变种（Java加速器Jazelle）
ARM的Jazelle技术将Java的优势和先进的32位RISC芯
片完美地结合在一起。Jazelle技术提供了Java加速功能， 可以得到比普通Java虚拟机高得多的性能。与普通的 Java虚拟机相比，Jazelle使Java代码运行速度提高了8 倍，而功耗降低了80％。 Jazelle技术使得程序员可以在一个独立的处理器上同时 运行Java应用程序、已经建立好的操作系统、中间件以 及其他的应用程序。与使用协处理器和双处理器相比， 使用单独的处理器可以在提供高性能的同时保证低功耗 和低成本。 J变种首先在ARM体系版本4TEJ中使用，用字母J表示。
使用电池供电的高性能的便携式设备。这些 设备一方面需要处理器提供高性能，另一方 面又需要功耗很低。SIMD功能扩展为包括音 频/视频处理在内的应用相同提供了优化功能。 它可以使音频/视频处理性能提高4倍。 Version 6首先在2002年春季发布的ARM11 处理器中使用。
2.2.3 ARM体系结构的变种及版本 命名格式
Version 4（v4）
该版本增加了下列指令：
半字加载和存储指令； 加载带符号的字节和半字数据的指令； 增加mb状态； 增加了处理器的特权模式。 该版本不再强制要求与以前的26位地址空间 兼容。
ARM体系架构
该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1
高速缓存（CACHE）
1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提 高内存的平均性能。
2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的
拷贝。
高 数据
速
CACHE
CPU
缓 存
主存
控
制
地址
器
数据
总线和总线桥
CPU
高速总线
低速设备
低速总线
软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长 ，直接访存次数增多，数据重复利用率低。
不利于先进指令级并行技术的采用 流水线技术
RISC基本设计思想
精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 （选取运算指令、加载、存储指令和转移指令作主指令集） ，以减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle
CISC的主要缺点
指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的 复杂指令往往是低频度指令。
大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑 实现，而不希望用微程序，因为微程序的使用反而制约 了速度提高。(微码的存控速度比CPU慢5-10倍)。
IC—程序中指令数，CPI—每条指令执行所有周期数
关于ARM的内核架构介绍
张凌001关于ARM的内核架构很多时候我们都会对M0，M0+,M3,M4，M7，arm7，arm9，CORTEX-A系列，或者说AVR,51，PIC等，一头雾水，只知道是架构，不知道具体是什么，有哪些不同？今天查了些资料，来解解惑，不是很详细，但对此有个大体了解。
咱先来当下最火的ARM吧1.ARMARM即以英国ARM（Advanced RISC Machines）公司的内核芯片作为CPU，同时附加其他外围功能的嵌入式开发板，用以评估内核芯片的功能和研发各科技类企业的产品.ARM 微处理器目前包括下面几个系列，以及其它厂商基于 ARM 体系结构的处理器，除了具有ARM 体系结构的共同特点以外，每一个系列的 ARM 微处理器都有各自的特点和应用领域。
－ ARM7 系列－ ARM9 系列－ ARM9E 系列－ ARM10E 系列－ ARM11系列－ Cortex 系列－ SecurCore 系列－ OptimoDE Data Engines－ Intel的Xscale－ Intel的StrongARM ARM11系列2. Cortex 系列32位RISCCPU开发领域中不断取得突破，其设计的微处理器结构已经从v3发展到现在的v7。
Cortex 系列处理器是基于ARMv7架构的，分为Cortex-M、Cortex-R和Cortex-A三类。
由于应用领域的不同，基于v7架构的Cortex处理器系列所采用的技术也不相同。
基于v7A的称为“Cortex-A系列。
高性能的Cortex-A15、可伸缩的Cortex-A9、经过市场验证的Cortex-A8处理器以及高效的Cortex-A7和Cortex-A5处理器均共享同一体系结构，因此具有完整的应用兼容性，支持传统的ARM、Thumb指令集和新增的高性能紧凑型Thumb-2指令集。
1Cortex-M系列Cortex-M系列又可分为Cortex-M0、Cortex-M0+、Cortex-M3、Cortex-M4；2Cortex-R系列Cortex-R系列分为Cortex-R4、Cortex-R5、Cortex-R7；3Cortex-A 系列Cortex-A系列分为Cortex-A5、Cortex-A7、Cortex-A8、Cortex-A9、Cortex-A15、Cortex-A50等 ，同样也就有了对应内核的Cortex-M0开发板、Cortex-A5开发板、Cortex-A8开发板、Cortex-A9开发板、Cortex-R4开发板等等。
ARM9体系结构
• ARM状态 ， 处理执行32位的ARM指令 字对 齐
• Thumb状态，处理执行16位的Thumb指令 半 字对齐
如果在1K的存储空间中，可以放32条ARM指令 ，就可以放64条Thumb指令，因此在存放 Thunb指令时，代码密度高
处理器 状态切换
▪将CPSR寄存器内容存入IRQ模式
的SPSR寄存器
程
序
▪置位I位（禁止IRQ中断）
▪清零T位（进入ARM状态）
▪设置MOD位，切换处理器模式至IRQ 模式
▪将下一条指令的地址存入IRQ模式 的LR寄存器
寄 存 器
组
▪将跳转地址存入PC，实现跳转
图示进入异常过程
系统(用户)模式
简单的单周期指令，
软件完成 简 单 的 寻 址 模 式 ， 仅 允 许 LOAD 和 STORE指令存取内存，其它所有的操 作都基于寄存器到寄存器
寄存器数目 寄存器较少
寄存器较多
CISC VS RISC
ARM9TDMI
• Harvard架构
– 增加了可用的存储器宽度
指令存储器接口 数据存储器接口
与User模式的运行环境一样 但是它可以不受任何限制的访问任何资源 该模式主要用于运行系统中的一些特权任务
FIQ模式 IRQ模式 Supervisor模式 Abort模式 Undefined模式
异常模式：主要是在外部中断 或者程序执行非法操作时会触
发
ARM微处理器：寄存器
• ARM处理器有37个寄存器
哈佛结构
分开存储、独立编址、两倍带宽 、执行效率更高
指令集系统
嵌入式微处理器的指令系统可采用精简指令集系统RISC（Reduced Instruction Set Computer）或复杂指令集系统CISC（Complex Instruction Set Computer）
ARM架构
R13(SP)
R13
R13
R13_svc R13_svc R14_svc R14_svc
2-3-1 ARM状态下的寄存器组织
寄存器类别 寄存器在汇编中的名 称 用户 用户 R0(a1) R1(a2) R2(a3) R3(a4) R4(v1) R5(v2) R6(v3) 通用寄存器 和程序计数 器 R7(V4) R8(V4) R9(SB,v6) R0 R0 R1 R1 R2 R2 R3 R3 R4 R4 R5 R5 R6 R6 R7 R7 R8 R8 R9 R9 R10 R10 R11 R11 R8 R9 各模式下实际访问的寄存器 系统 系统 管理 管理 中止 中止 R0 R1 R2 R3 R4 R5 R6 R7 R8_fiq R8_fiq R9_fiq R9_fiq R10_fiq R10_fiq R11_fiq R11_fiq 未定义 未定义 中断 中断 快中断 快中断
1-4-1 常见ARM微处理器系列介绍
ARM9系列微处理器在高性能和低功耗特性方面提供 最佳的性能：
5级整数流水线，指令执行效率更高。 提供1.1MIPS/MHz的哈佛结构。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA总线接口。 全性能的MMU，支持Windows CE、Linux、Palm OS 等多种主流 嵌入式操作系统。 MPU支持实时操作系统。 支持数据Cache和指令Cache，具有更高的指令和数据处理能力。
2-1 ARM微处理器的工作状态
处理器状态: ARM9处理器内核使用V4T版本的ARM结构，具有 两种操作状态：
ARM状态：32位，这种状态下执行的是字方式的ARM指令 Thumb状态：16位，这种状态下执行半字方式的ARM指令。
armstm32硬件架构
ARM微处理器硬件架构冯诺依曼结构则是程序空间和数据空间不独立的结构。
哈佛结构是指程序和数据空间独立的体系结构, 目的是为了减轻程序运行时的访存瓶颈。
典型PC机--冯诺依曼架构冯·诺依曼体系的特点1）数据与指令都存储在存储器中2）被大多数计算机所采用3）ARM7——冯诺依曼体系哈佛体系架构哈佛体系结构的特点1）程序存储器与数据存储器分开2）提供了较大的数存储器带宽3）适合于数字信号处理4）大多数DSP都是哈佛结构5）ARM9是哈佛结构CISC：复杂指令集（Complex Instruction Set Computer）具有大量的指令和寻址方式8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行RISC：精简指令集（Reduced Instruction Set Computer)在通道中只包含最有用的指令确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单流水线技术：几个指令可以并行执行提高了CPU的运行效率内部信息流要求通畅流动为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，而非顺序执行。
注，PC指向正被取指的指令，而非正在执行的指令ARM处理器内核流水线超标量执行超标量CPU采用多条流水线结构。
超标量体系结构描述一种微处理器设计，它能够在一个时钟周期执行多个指令。
在超标量体系结构设计中，处理器或指令编译器能够判断指令能独立于其它顺序指令而执行，还是依赖于另一指令，必须跟其按顺序执行。
处理器然后使用多个执行单元同时执行两个或更多独立指令。
超标量体系结构设计有时称“第二代RISC”。
高速缓存（CACHE）1、为什么采用高速缓存微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。
2、高速缓存的工作原理高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。
总线和总线桥存储器系统RAM：随机存取存储器SRAM：静态随机存储器DRAM：动态随机存储器1）SRAM比DRAM快2）SRAM比DRAM耗电多3）DRAM存储密度比SRAM高得多4）DRAM需要周期性刷新ROM：只读存储器FLASH：闪存。
ARM内核全解析,从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57到Cortex-A72
ARM内核全解析，从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57到Cortex-A72ARM全新旗舰架构！Cortex-A72正式发布64位的ARMv8 Cortex-A57/A53刚刚开始普及，ARM已经将目光瞄向了更遥远的未来，2015-02-04宣布了下一代顶级核心，命名为“Cortex-A72”。
A72将会直接取代A57，定位高端市场。
具体的架构设计尚未公开，应该是第二代64位架构，而且作为一个大核心，依然支持big.LITTLE双架构组合，而搭配的小核心依然是A53。
看起来，ARM暂时不打算升级A53，因为此前已经宣称，A53将顺序执行架构做到了极致。
ARM还给出了一些关于A72模糊的性能、功耗指标，因为这显然更吸引人。
ARM宣称，A72最快会在2016年实现商用，初期采用台积电16nm FinFET制造工艺(三星肯定用自家的14nm FinFET)，对比20nm工艺的A57核心，它的性能最多可以达到其大约1.8倍，而功耗会有着明显的下降。
再对比28nm工艺的A15，A72更是可以做到大约3.5倍的性能，同等负载下的功耗则降低75％。
而在大小核心双架构组合中，整体功耗还能继续降低40-60％。
目前，海思、联发科、瑞芯微等都已经购买了Cortex-A72的授权，但奇怪的是没有提及正焦头烂额的高通。
中国内地和台湾厂商越来越牛气了！ARM内核全解析，从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57前不久ARM正式宣布推出新款ARMv8架构的Cortex-A50处理器系列产品，以此来扩大ARM在高性能与低功耗领域的领先地位，进一步抢占移动终端市场份额。
Cortex-A50是继Cortex-A15之后的又一重量级产品，将会直接影响到主流PC市场的占有率。
围绕该话题，我们今天不妨总结一下近几年来手机端较为主流的ARM处理器。
第2章 ARM体系结构
10011
10111
管理模式
中止模式
PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc
PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
11011
11111
未定义模式 PC，R12～R0, CPSR, SPSR_und，R14_und， R13_und
LSR：逻辑右移（Logical Shift Right），寄存器中字的高端空出 的位补0。 ASR：算术右移（Arithmetic Shift Right），移位过程中保持符号 位不变，即如果源操作数为正数，则字的高端空出的位补0，否 则补1 ROR：循环右移（Rotate Right），由字的低端移出的位填入字的 高端空出的位 RRX：带扩展的循环右移（Rotate Right extended by 1 place）, 操作数右移一位，高端空出的位用原C 标志值填充。 各移位操作过程如图2.6.1所示。
2.3.2 处理器工作状态 ARM处理器有32位ARM和16位Thumb两种工作状态。在32位ARM 状态下执行字对齐的ARM指令，在16位Thumb状态下执行半字对 齐的Thumb指令。 在Thumb状态下，程序计数器PC（Program Counter）使用位[1] 选择另一个半字。 ARM处理器在两种工作状态之间可以切换，切换不影响处理器的 模式或寄存器的内容。
表2.3.1 M[4:0]模式控制位
M[4：0] 处理器工作 模式
可访问的寄存器
10000 10001
10010
用户模式 FIQ模式
IRQ模式
PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq
ARM体系结构
ARM体系结构
ARM作为一种微处理器体系结构，具有广泛应用范围、高性价比、低功耗等优势，在晶体管规模以及架构方面有着很大的节省，因而受到了越来越多应用者的青睐。
ARM体系结构包括处理器（Processor）、片外存储器（External Memory）、I/O接口（Input/Output Interface）、外围器件（Peripheral Devices）、软件支持（Software Support）等内容。
从处理器来说，ARM体系结构提供了一系列非常细分的机型，它们有不同的特性和操作速度，可以满足不同的性能需求，而且这些机型一般都有较高的可缩放性，所以在产品设计的过程中可以根据实际要求选择合适的特性和速度。
从片外存储器来说，ARM体系结构支持使用不同类型的存储器，比如SRAM、DRAM、Flash等，可以根据应用性能和耗电量的需求，来选择合适的存储器以满足不同应用场景的需求，而且存储器容量也比较可观，一般可以满足大部分应用场景的要求。
从I/O接口来说，ARM体系结构支持多种接口，如USB、I2C、SPI、UART等，通过这些接口可以与周边的外设进行连接，而这些接口的功耗和速度也比较低。
简述arm微处理器的存储器组织方式 -回复
简述arm微处理器的存储器组织方式-回复ARM微处理器的存储器组织方式【引言】随着计算机技术的迅猛发展，微处理器成为现代计算机的核心部件之一。
而ARM（Advanced RISC Machine）微处理器则是一种广泛应用于各种移动设备和嵌入式系统的微处理器架构。
存储器是微处理器中至关重要的组成部分，它承担着存储和取回程序和数据的任务。
在本文中，我们将简要介绍ARM微处理器的存储器组织方式。
【1. 存储器类型】ARM微处理器采用的存储器组织方式分为多个级别，每个级别都有其特定的功能和特点。
ARM微处理器主要包括下列几种存储器类型：- 寄存器：寄存器是位于CPU内部的高速存储器，用于存储和操作数据。
ARM微处理器通常拥有多个通用寄存器，特定目的寄存器和状态寄存器，用于不同的数据操作和系统控制。
- 高速缓存：高速缓存是位于CPU核心和主存之间的中间存储器，用于加速主存的数据读取和写入。
ARM微处理器通常包括多级高速缓存，如一级指令缓存和数据缓存、二级缓存等，其容量和速度逐级递减。
- 主存储器：主存储器是微处理器中最大容量的存储器，用于存储程序和数据。
ARM微处理器支持多种主存类型，如静态RAM（SRAM）、动态RAM（DRAM）等，其容量可以从几兆字节到几个千兆字节不等。
【2. 存储器层次结构】ARM微处理器的存储器组织方式采用存储器层次结构，以便提高存储器的访问效率和性能。
存储器层次结构由多级存储器组成，每级存储器的容量和速度都不同，分别用于存储不同级别的数据。
ARM微处理器的存储器层次结构通常包括以下几个层次：- 第一级缓存（L1 Cache）：一级缓存是位于CPU核心和主存之间的最接近CPU的高速缓存。
它通常分为一级指令缓存（L1 I-Cache）和一级数据缓存（L1 D-Cache），分别用于存储指令和数据。
一级缓存的容量较小，但速度非常快，可以迅速地响应CPU的读写请求。
- 第二级缓存（L2 Cache）：二级缓存是位于一级缓存和主存之间的中间缓存，其容量比一级缓存大，速度相对较慢。
5ARM体系结构
配备MMU和 最快 最高 Cache
合理
媒体播放器，产品举 例：MP3，机顶盒， iPOD，智能手机，
PAD
去除MMU， 较快 合理 备有Cache
较低
数字信号处理，产品 举例：汽车ABS系统， 路由器，交换机，航 电系统
没有存储子 系统，即不 含MMU。
5
体系结构版本V3
这个体系结构版本将寻址范围扩展到了32位。 当前程序状态信息由过去存于R15中移到一个 新的当前程序状态寄存器CPSR（Current Program Status Register）中。增加了程序状态 保存寄存器SPSR（Saved Program Status Registers），以便当异常出现时保留CPSR的 内容。增加了2个指令（MRS和MSR），允许 访问新的CPSR和SPSR寄存器。
ARM状态，运行32位的ARM指令集 Thumb状态，运行16位的Thumb指令集 在任何一种工作状态可以通过转移指令切换到另一种
工作状态。 ARM和Thumb之间的状态切换不影响处理器工作模式
和寄存器中的内容。 加电起动时处理器工作在ARM状态。
2024/2/22
12
指令集压缩
对于传统的微处理器体系结构，指令和数据具有同样 的宽度。 与16位体系结构相比，32位体系结构在操纵32位数 据时呈显了更高的性能，并可更有效地寻址更大的 空间。 一般来讲，16位体系结构比32位体系结构具有更高 的代码密度，但只有近似一半的性能。
提高了T变量中ARM／Thumb之间切换的效率； 让非T变量同T变量一样，使用相同的代码生成技 术。增加了一个前导零计数（count leading zeros） 指令，该指令允许更有效的整数除法和中断优先 程序；增加了软件断点指令；为协处理器设计者 增加了更多可选择指令；对由乘法指令如何设置 标志进行了定义。
arm体系结构特点
arm体系结构特点
ARM 体系结构是一种广泛使用的 32 位微处理器体系结构，具有以下特点：
1. 简单的指令集：ARM 指令集是一种 RISC（精简指令集计算机）指令集，它具有固定长度的指令和简单的指令格式。
这种简单的指令集可以提高指令的执行速度和效率，同时也可以减少指令的解码时间。
2. 高效的流水线：ARM 体系结构采用了高效的流水线技术，可以在一个时钟周期内执行多条指令。
这种流水线技术可以提高指令的执行速度和效率，从而提高处理器的性能。
3. 低功耗设计：ARM 体系结构采用了低功耗设计，可以在不影响性能的情况下降低处理器的功耗。
这种低功耗设计对于移动设备和嵌入式系统非常重要，可以延长设备的电池寿命。
4. 可扩展性：ARM 体系结构具有很好的可扩展性，可以通过增加更多的寄存器和指令来扩展处理器的功能。
这种可扩展性可以满足不同应用的需求，例如多媒体处理、网络通信等。
5. 支持Thumb 指令集：ARM 体系结构还支持 Thumb 指令集，这是一种 16 位的指令集。
Thumb 指令集可以在不损失性能的情况下减少代码的大小，从而节省存储空间。
6. 强大的异常处理机制：ARM 体系结构具有强大的异常处理机制，可以处理各种硬件和软件异常。
这种异常处理机制可以提高系统的可靠性和稳定性。
总之，ARM 体系结构具有简单的指令集、高效的流水线、低功耗设计、可扩展性、支持Thumb 指令集和强大的异常处理机制等特点，这些特点使得 ARM 体系结构成为了移动设备和嵌入式系统领域的主流处理器体系结构。
体系结构 RISC, CISC, x86, ARM, MIPS
体系结构: RISC, CISC, x86, ARM, MIPS硬件体系结构（Architecture）软件操作系统（Operating System）一、RISC与CISC1.CISC（Complex Instruction SetComputer,复杂指令集计算机）复杂指令集（CISC，Complex Instruction Set Computer）是一种微处理器指令集架构（ISA），每个指令可执行若干低阶操作，诸如从内存读取、储存、和计算操作，全部集于单一指令之中。
CISC特点：1.指令系统庞大，指令功能复杂，指令格式、寻址方式多；2.绝大多数指令需多个机器周期完成；3.各种指令都可访问存储器；4.采用微程序控制；5.有专用寄存器，少量；6.难以用优化编译技术生成高效的目标代码程序；在CISC指令集的各种指令中，大约有20%的指令会被反复使用，占整个程序代码的80%。
而余下的80%的指令却不经常使用，在程序设计中只占20%。
2.RISC（reduced instruction setcomputer，精简指令集计算机）精简指令集这种设计思路对指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高。
它能够以更快的速度执行操作。
这种设计思路最早的产生缘自于有人发现，尽管传统处理器设计了许多特性让代码编写更加便捷，但这些复杂特性需要几个指令周期才能实现，并且常常不被运行程序所采用。
此外，处理器和主内存之间运行速度的差别也变得越来越大。
在这些因素促使下，出现了一系列新技术，使处理器的指令得以流水执行，同时降低处理器访问内存的次数。
实际上在后来的发展中，RISC与CISC在竞争的过程中相互学习，现在的RISC指令集也达到数百条，运行周期也不再固定。
虽然如此，RISC设计的根本原则——针对流水线化的处理器优化—0—没有改变，而且还在遵循这种原则的基础上发展出RISC的一个并行化变种VLIW（包括Intel EPIC），就是将简短而长度统一的精简指令组合出超长指令，每次执行一条超长指令，等于并行执行多条短指令。