系统的硬件选型及电路设计

实时时钟等。
S3C44B0X概述
S3C44B0X特性
内核:2.5V I/O : 3.0 V 到 3.6 V 最高为66MHz 160 LQFP / 160 FBGA
S3C44B0X概述
S3C44B0X的引脚分布图
S3C44B0X概述
S3C44B0X的引脚信号描述 － 总 线控制信号
系统的硬件选型及电路设计
电源电路设计－3.3V
需要使用3.3V的直流稳压电源，系统电源电路如下图所示：
DC-DC转换 芯片LT1086
整流、定向
拨动开关
DC 7.5V 2A 直流电源
滤波电路
系统的硬件选型及电路设计
电源电路设计－2.5V
需要使用2.5V的直流稳压电源，系统电源电路如下图所示：
S3C44B0X的引脚信号描述 － JTAG测试逻辑
S3C44B0X概述
S3C44B0X的引脚信号描述 － 电 源
S3C44B0X概述
S3C44B0X的存储器映射
特殊功能寄 存器
SROM为ROM或 SRAM
系统的硬件选型及电路设计
S3C44B0X芯片及引脚分析
S3C44B0X共有160只引脚，采用QFP封装 具有大量的电源和接地引脚，以及地址总线、数据总线 和通用I/O口，以及其他的专用模块如UART、IIC等接口 在硬件系统的设计中，应当注意芯片引脚的类型， S3C44B0X的引脚主要分为三类，即：输入（I）、输出（O）、 输入/输出（I/O） 输出类型的引脚主要用于S3C44B0X对外设的控制或通信， 由S3C44B0X主动发出，这些引脚的连接不会对S3C44B0X自身 的运行有太大的影响 输入/输出类型的引脚主要是S3C44B0X与外设的双向数据 传输通道
S3C44B0X的引脚信号描述 － SIO 控制信号
S3C44B0X概述
S3C44B0X概述
S3C44B0X的引脚信号描述 － ADC
S3C44B0X概述
S3C44B0X的引脚信号描述 － GPIO
S3C44B0X概述
S3C44B0X的引脚信号描述 － 复 位和时钟信号
S3C44B0X概述
JTAG(Joint Test Action Group ，联合测试行动小组)是一种国际标准 测试协议，主要用于芯片内部测试及对系统进行仿真、调试。 JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电 路TAP（Test Access Port，测试访问口），通过专用的JTAG测试工具对内 部节点进行测试。 目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件 等。 标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、 测试时钟、测试数据输入和测试数据输出。 JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链， 能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在系统编程）功能，如对FLASH器件进行编程等。 通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试 嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接两种标准，即14 针接口和20针接口。
S3C44B0X概述
S3C44B0X的引脚信号描述 － DRAM/SDRAM/SRAM
S3C44B0X的引脚信号描述 － LCD 控制信号
S3C44B0X概述
S3C44B0X概述
S3C44B0X的引脚信号描述 － TIMER/PWM控制信号
S3C44B0X的引脚信号描述 －中断 控制信号
S3C44B0X概述
RS- 232 接口
基于 ARM7TDMI的 32位微处理 S3C44B0X 器 Samsung S3C44B0X
音频接口 JTAG 调试端口 以太网接口
键盘接口
USB 接口
S3C44B0X概述
S3C44B0X内部结构图
S3C44B0X概述
S3C44B0X片上资源
ARM7TDMI核、工作频率66MHz； 8KB Cache，外部存储器控制器； LCD控制器； 4个DMA通道； 2通道UART、1个多主I2C总线控制器、1个IIS总线控制器； 5通道PWM定时器及一个内部定时器； 71个通用I/O口； 8个外部中断源； 8通道10位ADC；
S3C44B0X的引脚信号描述 － DMA 控制信号
S3C44B0X概述
S3C44B0X概述
S3C44B0X的引脚信号描述 － UART控制信号
S3C44B0X概述
S3C44B0X的引脚信号描述 － IIC-BUS控制信号
S3C44B0X概述
S3C44B0X的引脚信号描述 － IIS-BUS控制信号
DC3.3V
滤波电路
系统的硬件选型及电路设计
晶振电路设计
系统时钟PLL 的滤波电容 (700pF左右) 系统时钟晶体 电路的输入信 号 系统时钟晶体 电路的输出信 号
晶振电路用于向CPU及其他电路提供工作时钟。在该系统中， S3C44B0X使用无源晶振，晶振的接法如下图所示：
系统的硬件选型及电路设计
晶振电路设计
根据S3C44B0X的最高工作频率以及PLL电路的工作方式，选 择10MHz的无源晶振，10MHz的晶振频率经过S3C44B0X片内的PLL 电路倍频后，最高可以达到66MHz。 片内的PLL电路兼有频率放大和信号提纯的功能，因此，系 统可以以较低的外部时钟信号获得较高的工作频率，以降低因 高速开关时钟所造成的高频噪声。
系统的硬件选型及电路设计
复位电路设计
采用IMP706看门狗芯片
复位及看门狗功 能是否有效，如 在规定时间内没 果短接则有效 有喂狗，将输出 复位按键，JP2 低电平 短接时才有效
低电平复位
JP2短接后，必须定时 （<1.6S）喂狗，否则将引起 系统复位
系统的硬件选型及电路设计
JTAG接口电路设计－接口简介
嵌入式系统开发与应用
基于S3C44B0X嵌入式系统应用开发实例介绍
嵌入式系统体系结构设计
JX44B0教学系统的硬件组成
本章将以武汉创维特公司生产的JX44B0教学系统为 原型，详细分析系统的硬件设计步骤、实现细节以及调 试技巧等。 LCD 显示
及触摸屏
4MB Flash(BIOS) 8MB SDRAM 系统内存
系统的硬件选型及电路设计
电源电路设计－DC-DC转换芯片
有很多DC-DC转换器可完成到3.3V的转换，如Linear Technology的LT108X系列。常见的型号和对应的电流输出如下： LT1083 LT1084 7.5A 5A
LT1085
LT1086
3A
1.5A
有很多DC-DC转换器可完成到2.5V的转换，常用的如Linear Technology的LT1761。