数字电路与模拟电路设计

数字电路与模拟电路设计

IC与LSI的功能大幅提升使得高压电路与电力电路除外，几乎所有的电路都是由半导体组件所构成，虽然半导体组件高速、高频化时会有EMI的困扰，不过为了充分发挥半导体组件应有的性能，电路板设计与封装技术仍具有决定性的影响。

模拟与数字技术的融合

由于IC与LSI半导体本身的高速化，同时为了使机器达到正常动作的目的，因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计，但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本，以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路，经常出现在同一个高封装密度电路板，设计者身处如此的环境必需面对前所未有的设计思维挑战，例如高稳定性电路与吵杂(noisy)性电路为邻时，如果未将噪讯入侵高稳定性电路的对策视为设计重点，事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此，假设微小模拟信号增幅后再将full scale 5V的模拟信号，利用10bit A/D转换器转换成数字信号，由于分割幅宽祇有4.9mV，因此要正确读取该电压level并非易事，结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位，理论上ground电位应该是零，然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise)，如果该电位差是由模拟与数字混合电路的grand所造成的话，要测得4.9 mV的信号根本是不可能的事情，也就是说为了使模拟与数字混合电路顺利动作，必需在封装与电路设计有相对的对策，尤其是数字电路switching时，ground vance noise不会入侵analogue ground的防护对策，同时还需充分检讨各电路产生的电流回路(route)与电流大小，依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈，如果是设计12bit以上A/D转换器时，它的困难度会更加复杂。

虽然计算机计算速度很快，不过包含身边物理事象在内的输入数据都是模拟数据，因此必需透过计算机的A/D转换器，将模拟信号转换成为数字信息，不过模拟的输出信号level比数位信号低几个位数，一旦遇到外部噪讯干扰时，模拟信号会被噪讯盖住，虽然模拟在恒时微小变化量上具有非常重要的意义，不过若被外部噪讯掩盖时就不具任何价值，尤其是温度、湿度、压力等模拟量是模拟信耗的基础，它对微弱的模拟电路具有决定性的影响。为配合数字机器高速化的趋势，今后对高速模拟化技术的要求会越来越高。如图1所示随着数字高速化，数字信号也越来越近似模拟信号波形，为了忠实传送如此的信号必需使用模拟式的思维来往处理，也就是说高速化时代数字设计者必需同时需兼具模拟素养。

模拟电路注意事项

2是设计模拟电路时必需注意得事项，除此之外电路图上仍存有许无法描述的设计要素，会以导线形式、浮游容量等形态造成电路特性变动，为了确保电路的可靠性因此必需将这些设计要素充分纳入电路设计、封装设计与电路板设计。

图2 设计高频电路时主要检讨项目list

(1).round并非零奥姆

虽然一般的电路图的接地(ground)阻抗都标示零奥姆，事实上电路pattern不可能没有阻抗(impedance)(图3)，也就是说当电流流入电路pattern 时必然会产生压降现象，而该压降却是各种问题的根源。例如双面电路板的送信端与收信端以两点连接时，接地间的阻抗与大电流或是switching所产生的过渡电流，会造成两点间发生电位差，如果该电压成为噪讯电压与信号重迭的话，就会导致误差甚至使组件损坏，因此必需针对SN比进行有效的对策。

图3 电路pattern的阻抗

(2).共通阻抗

如第(1)项所述为了杜绝接地间产生电位差，单点接地设计成为数字模拟混载电路常用的手法(图4)，不过这种设计能够处理的频率有一定的限度，即使采用粗短导线pattern，但是当频率超过数MHz时就有可能进入发生问题的范围，因此如何确实掌控接地线的电流与阻抗造成的压降关系，成为设计上非常重要的课题。图5是典型的电路pattern对策实例，虽然该对策具有充分的共通阻抗概念，

不过还是存有许多困难点。由于better ground可大幅减少烦琐的设计，因此最近高频电路几乎都是采用多层电路板。

图4 单点ground电路

图5 典型的共通阻抗电路

设计模拟数字混载电路时必需注意的是数字电路switching会产生过渡电流，由于过渡电流会流入复归电路的接地端，为了防止该电流流入模拟电路的接地端，因此模拟电路与数字电路的接地端，通常会在入口处作单点接地设计，如果这样的防护设计还是会对模拟与数字电路造成影响时，就必需在模拟电路的接地端插入高频用ferrite core(ground beads)，主要原因是提高模拟电路的的阻抗(从数字电路观之)具有很好的效果。如果高速数字电路各信号发生延迟现象时，就需同时对tinning进行同步化，利用极大过渡电流的流动获得如图6所示之De-coupling电容效应，但是前提是必需谨慎选用合适的容量值，否则就无法获得预其的效果。此外驱动模拟数字混载电路的电源若是单电源设计时，必需将模拟与数字的电源作电气绝缘。图7是典型的模拟与数字电路电源部分作电气绝缘的电路设计。

图6 De-coupling电容效应

图7 典型的模拟数字电路单电源的De-coupling

(3).高输入阻抗电路

直流增幅或是近似直流的低频微小电流、电压增幅时，如果使用FET等高输入

operation-amplifier，必需注意以下几种漏电现象:

(a).电流增幅时必需注意输入偏压(bias)电流。

如图8所示信号电流 作电压转换获得1V输出电压，由于误差为1%因此输入偏压电流需低

图8 典型的电流增幅电路