第3章 存储器及接口技术

表3-1 使用BHE和BLE（A0）选择存储体 BHE 0 0 1 1 BLE 0 1 0 1 功能 允许两个存储体进行16位数据传送 允许高位存储体进行8位数据传送 允许低位存储体进行8位数据传送 2个存储体都未选中
2．独立的存储体译码器 使用独立的存储器译码器为8086、 80186、80286和80386SX微处理器译 码是一种效率很低的方式，采用这种方式 的原因是为了节约能耗，因为只有被选中 的1个存储体允许进行数据传送。 图3-7中描述了两个74LS138译码器用于 为80386SX（24位地址）译码，以及选 择64KRAM存储器件的情况。

图3-7 独立的 存储体译码器

3．独立的存储体写选通 图3-8描述了为存储体产生独立的8086 写选通信号的方法。这里，74LS32或门 组合A0和WR产生低位存储体选择信号 （LWR），组合BHE和WR产生高位存储 体选择信号（HWR）。80286/80386SX 写选通的产生使用信号取代了。若传送一 个16位数，则两个存储体被选中；若传送 一个8位数，则1个存储体被选中。
图3-2 半导体存储器的分类
3.1.2 半导体存储芯片的一般结构

图3-3所示为存储器组成示意图。它由存储体、地 址寄存器、地址译码驱动电路、读/写电路、数据 寄存器和控制逻辑等组成。
地 址 寄 存 地 址 译 码 存储体 读 写 电 路 地 址 寄 存
AB
DB
控制电路
OE WE CS
图3-3 半导体存储芯片的一般结构

FFFFFFFF FFFFFFFB FFFFFFF7
FFFFFFFE FFFFFFFA FFFFFFF6
FFFFFFFD FFFFFFF9 FFFFFFF5
FFFFFFFC FFFFFFF8 FFFFFFF4
存储体3
存储体2
存储体1
存储体0
0000000B 00000007 00000003 D31 D24
0000000A 00000006 00000002 D23 D16


5．DRDRAM DRDRAM是由RAMBUS 公司和INTEL公司合作 开发的一种新型内存，常称为RAMBUS内存。它 采用184线接口，电压为2.5V。与芯片组之间的 接口宽度为16位，如果带ECC校验，其接口宽度 为18位。DRDRAM的接口工作频率为400MHZ， 由于它能在时钟信号的上升沿和下降沿各传输一 次数据，因此数据传输的频率实际上为800MHZ， 其峰值传输速率可以达到1.6Gb/s。这种内存也 是双列直插膜组，但与SDRAM和DDR SDRAM 内存条不兼容。这种内存性能高，价格贵，一般 用于高档机。性能价格比不如DDR内存。
2．按使用属性分类 半导体存储器分为RAM和ROM两类，如图 3-2所示。

静态RAM 随机存取存储器 （RAM） 动态RAM
半导体存储器
只读存储器 （ROM）
掩膜式ROM 可编程ROM（PROM） 可擦除PROM（EPROM） 电可擦除PROM（E2PROM） 闪速存储器FLASH（MEMORY）

图3-5 使用了16片 62256 SRAM的512KB 静态存储系统
3.2.4 8086、80186、80286和 80386SX（16位）存储器接口


8086、80186、80286和80386SX（16位）微 处理器与8088/80188比较，有以下3个不同之处： ①数据总线扩为16位宽；②8088的引脚换成引脚； ③有一个新的称为总线高允许（）的控制信号，地 址位A0或BLE的使用方式也不同。 除以上3点不同外，8086/80186和 80286/80386SX之间存在少许其他差别。 80286/80386SX包含24位地址总线，而 8086/80186包含20位地址总线。8086/80186 包含M/IO 信号，而80286系统和80386SX微处 理器包含 MRDC 和MWTC ，而不是RD和WR。
3.2 半导体存储器与 CPU的接口

这一节，我们将介绍半导体存储器与CPU 的接口，介绍存储芯片与具有不同数据位 的CPU的连接和配合。我们选取的例子涉 及到8位、16位、32位、64位CPU与存储 器的接口，使读者对CPU与存储器接口有 一个整体的概念。
3.2.1 存储芯片信号线的处理
1．存储芯片数据线的处理 若存储器为字节编址结构，芯片的数据 线是8根，芯片的全部数据线应与系统对应 的8位数据总线相连。 2．存储芯片地址线的连接 存储芯片的地址线通常应全部与系统的 低位地址总线相连。寻址时，这部分地址 的译码是在存储芯片内完成的。
BHE WR A0
HWR
LWR
图3-8 存储体写选择输入信号HWR和WR
3.2.5 80386DX和80486（32位）与
存储器的接口

32位微处理器存储系统与它们的区别在于 微处理器有32位数据总线和4个存储体， 而不是一个或两个。另一个区别是 80386DX和80486均包含32位地址总线， 由于它们的地址位数较多，因此通常需要 PLD作为译码器而不是集成电路译码器。
3.1.3 半导体存储器的主要技术指标 （1）存储容量。该项指标对于厂商，多用总的 位容量来进行描述，如某芯片为256M位；对 于用户，一般用“存储单元数×每个单元的存 储位数”来进行描述，如8K指的是8K×8位。 （2）存取速度。该项指标一般可用以下两参数 中的一个来进行描述： 1）存取时间，即TA，它是指从CPU给出有效 的存储地址启动一次存储器读/写操作，到操 作完成所经历的时间。 2）存取周期，即TAC，是指连续两次存储器读 /写操作之间所需的最小时间间隔。
速度快 容量小 CPU 寄存器 内部Cache 外部Cache 主存储器
附助存储器
大容量附助存储器
速度慢 容量大
图3-1 微机存储系统的层次结构
3.1 半导体存储器概述

3.1.1 半导体存储器的分类 1．按制造工艺分类 半导体存储器可分为双极型和MOS型两类： （1）双极型。由TTL晶体管逻辑电路构成。该类 存储器工作速度快，与CPU处在同一量级，但集 成度低、功耗大、价格偏高，在微机系统中常用 作高速缓存器。 （2）金属氧化物半导体型。简称MOS型。该类型 器件有多种制造工艺，如NMOS（N沟道MOS）、 HMOS（高密度MOS）、CMOS（互补型 MOS）、CHMOS（高速CMOS）等。
3.1.4 PC机主存储器性能介绍
1．FPM DRAM（快速页面模式动态随机内存） 其读取速度为60～80ns，单列直插内存模块内存 条，印制板单面出线，有30线和72线两种， 386和486主板上为30线，486和586主板上为 72线。 2．EDO DRAM（扩展数据输出动态随机内存） 它的读取速度比FPM DRAM快10%～20%左右， 约为50ns～60ns，72线，SIMM封装，应用于 586主板。
1．16位总线控制 由于8086、80186、80286和80386SX 的数据总线宽度为16位，所以CPU必须能 够将数据写入任何16位或8位存储单元。 即16位数据总线必须能够寻址两个独立的 8位宽的存储体，以便微处理器可以在半个 区域（8位）或整个区域（16位）中写入 数据。图3-6描述了存储器的两个存储体， 一个低位存储体包含所有地址为偶数的存 储单元；另一个高位存储体包含所有地址 为奇数的存储单元。

图3-4 8088 CPU与8片2732 EPROM接口
2．RAM与8088 CPU接口 RAM与CPU接口比EPROM稍容易一些， 因为大多数的RAM器件不需要等待状态。 RAM理想的存储器段在地址空间的最底部， 该段包含中断向量。由于中断向量经常被 软件包修改，因此这段存储器必须用RAM。 在图3-5中16个62256（32K×8）静态 RAM与8088接口，存储单元00000H到 7FFFFF单元，容量为512KB。

2．时序配合 时序配合主要是分析存储器的存取速度 是否满足CPU总线时序的要求，如果不能 满足，就需要考虑更换芯片或在存储器访 问的总线周期中插入等待状态TW。所以， 在芯片选取时要注意以下几点： （1）存储器的“存取周期”TAC应小于 CPU的总线读写周期，并留出一定余量。 （2）在存储芯片的读周期中，当芯片选中 时，从输出允许有效到数据输出并稳定， 需要一定的时间。

8086、80186、80286和80386SX用信 号BHE（高位允许）和A0地址位（低位允 许）来选择1个或两个存储体进行数据传送。 表3-1描述了这两个引脚上的电平和所选 择的存储体。存储体的选择以两种方式完 成：①产生一个独立的写信号来选择对每 个存储体的写操作；②每个存储体使用独 立的译码器。

3．存储芯片片选端的处理
由一个存储芯片或芯片组构成的 存储器，需要在“地址方向”上加以 扩充，简称为“地址扩充”。在系统 存在“地址扩充”的情况下，必须对 多个存储芯片或芯片组进行寻址。这 一寻址过程，主要通过将系统高位地 址线与存储芯片片选端相关联的方法 来加以实现。
3.2.2 存储芯片与 CPU的配合
下面我们讨论两个重要的问题： 1．总线驱动能力 CPU的总线驱动能力有限，通常为l到数 个TTL门电路，所以在较大的系统中，需 要考虑总线驱动，其中： （1）对单向传送的地址和控制总线，可采 用三态锁存器和三态单向驱动器等来加以 锁存和驱动。 （2）对双向传送的数据总线，可以采用三 态双向驱动器来加以驱动。三态双向驱动 器也称总线收发器或数据收发器。
第3章 存储器及接口技术
存储器是计算机的重要组成部件，用 来存放程序和数据。它是计算机的主要组 成部分，反映了计算机的“记忆”功能。 图3-1显示了新型计算机系统中的存 储器组织，越往上，存储器的速度越快， CPU的访问频度越高，每位的造价越高， 系统的拥有量越小；越往下，其容量越大， 每位的造价越低，速度也较低。CPU中的 寄存器位于顶端，它的存取速度最快；向 下依次是CPU内部的Cache、主板上的 Cache，也称为外部Cache、主存储器、 辅助存储器和大容量辅助存储器。

BHE
FFFFF FFFFD FFFFB FFFFE FFFFC FFFFA
（BLE）
00005 00003 00001 高位存储体 （奇存储体）
00004 00002 00000 低位存储体 （偶存储体）
注释：80386SX上的A，被标识为BLE（总线低位允许）
图3-6 8086、80186、80286和80386SX微处理器的 高（奇）和低（偶）8位存储体
1．存储体 图3-9描述了80386DX和80486微处理器 的存储体。如果传送一个32位数，则所有 4个存储体都被选中；如果传送一个16位 数，则2个存储体被选中；如果传送一个8 位数，则1个存储体被选中。 与8086/80286/80386SX一样， 80386DX和80486对每个存储体需要独 立的写选通信号。这些独立的写选通信号 是通过使用一个简单的或门，或其他逻辑 器件产生的，如图3-10所示。



3．SDRAM（同步突发内存） SDRAM采用了多体存储器结构和突发模式，为 双存储体结构，也就是有两个储存阵列，一个被 CPU读取数据时，另一个已经做好被读取的准备， 两者相互自动切换，使得存取效率成倍提高，并且 将内存与CPU以相同时钟频率控制，使内存与CPU 外频同步，取消等待时间，其传输速率比EDO DRAM快了许多，速度可达6ns。 4．SDRAM Ⅱ DDR（双倍数据速率）SDRAM，即我们常说 的DDR内存。SDRAM内存Βιβλιοθήκη Baidu在时钟周期的升沿传 输指令、地址和数据，而DDR SDRAM内存的数据 线有特殊的电路，可以让它在时钟的上下沿都传输 数据。

3.2.3 8位CPU 8088/80188与存储器接口 1．EPROM与8088/80188接口 图3-4描述了一个8088/80188微处理器 与8片2732EPROM（4K×8）的连接， 图中的译码器的8个输出分别选中一片 2732，即总共32K×8位的8088/80188 物理地址空间。