SOC设计实践概述
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
He made a prediction that semiconductor technology will double its effectiveness every 18 months
P8
Semiconductor: The Revolution
First transistor Bell Labs, 1948
P2
课程内容安排
理论部分： 设计流程 可综合的Verilog语言 设计与验证 编码规范 逻辑综合基础 可测性设计 静态时序分析基础 布局布线等
P3
课程内容安排
实验部分：
Synopsys VCS Lab （验证部分） Synopsys DC Lab （综合部分） Synopsys ICC Lab （版图部分）
考核：
大作业（文档、代码、验证、综合、布局布线等）
P4
1. Verilog设计电路与写C程序的区别 2. Verilog的建模层次有哪些？ 3. Verilog建模组合逻辑和时序逻辑的异同？ 4. 什么是寄存器？什么是Latch？寄存器的 setup/hold
时间是什么？ 5. 什么是同步电路，什么是异步电路？ 6. 逻辑综合的概念
P5
第一节 SOC设计初步
1. 数字集成电路概述 2. 设计流程介绍 3. EDA工具介绍
P6
1 数字集成电路概述
历史和现状 设计方法 设计语言 设计模式 面临的挑战
P7
1.1 发展历史
集成度的发展
摩尔定律
In 1965, Gordon Moore noted that the number of transistors on a chip doubled every 18 to 24 months.
P14
Die Size Growth
100
Die size (mm)
P6
10
486 Pentium ® proc 386
8080
286
8086 8085
~7% growth per year
8008 4004
~2X growth in 10 years
1 1970
1980
1990 Year
2000
Transistors (MT)
10 1
0.1 0.01 0.001
P6 Pentium® proc 486
386 286
8085 8086 8080
8008 4004
1970
1980
1990
2000
2010
Year
Transistors on Lead Microprocessors double every 2 years
2. 采用通用逻辑元器件-通常采用74系列和CMOS4000系列的产品 进行设计；
3. 在系统硬件设计的后期进行调试和仿真 ； 4. 只有在部分或全部硬件电路连接完毕，才可以进行电路调试，
8086 286
486
386
8085
1
8080
8008
4004
0.1 1971
1974
1978 1985 Year
1992
2000
Lead Microprocessors power continues to increase
P17
Power will be a major problem
Power (Watts)
第1章 SOC设计实践概述
P1
课程简介
目标：通过实践和理论结合，掌握数字集成电路开发的 基本方法、流程以及集成电路开发过程中相关工具的使 用，能采用高层次设计方法设计较复杂的数字电路。
SPEC.-GDSII RTL-GDSII
该课程的基础课程是《数字逻辑》、《硬件描述语言》。 该课程总计48个学时。
P18
International Technology Roadmap for Semiconductors
19
P19
1.2 设计方法
自底向上
基本的流程 优缺点
集成度低，不易修复BUG 效率低，周期长
自顶向下
基本的流程 易于大规模化，是主流的设计流程
结合
P20
Bottom Up的设计方法
100000 10000
18KW 5KW
1.5KW
1000
500W
Pentium® proc 100
10
80885086286386486
1
80088080 4004
0.1
1971 1974 1978 1985 1992 2000 2004 2008 Year
Power delivery and dissipation will be prohibitive
P12
Baidu Nhomakorabea Intel 酷睿i7处理器
第四代智能英特尔® 酷睿™ i7 处理器采用 22 纳米制造工 艺；晶体管数量：14.8亿；核心面积：159.8平方毫米； 主频：2.5GHz；
P13
Moore’s law in Microprocessors
1000
100 2X growth in 1.96 years!
2010
Die size grows by 14% to satisfy Moore’s Law
P15
Frequency
Frequency (Mhz)
10000 1000
Doubles every 2 years
100 10 8085
P6
Pentium ® proc 486 8086 286 386
P9
Intel 4004 Micro-Processor
1971 1000 transistors 1 MHz operation
P10
Intel Pentium IV processor
2001 42 M transistors 1.5 GHz operation
P11
IBM cell
2005 4GHz, 90nm工艺 2.34亿晶体管
1
8080
8008
0.1 4004
1970
1980
1990 Year
2000
2010
Lead Microprocessors frequency doubles every 2 years
P16
Power Dissipation
Power (Watts)
100
P6 Pentium ® proc
10
4.完成整个系统测试与 性能分析
3.由各个功能模块连成 一个完整系统
2.由逻辑单元组成各个 独立的功能模块
1. 由 基 本 门 构 成 各 个 组合与时序逻辑
REGISTER
PC
ALU
RAM
&
1
P21
Bottom Up的设计方法
步骤:
1. 采用自下而上的设计方法-从状态图的简化，写出最简逻辑表 达式;
P8
Semiconductor: The Revolution
First transistor Bell Labs, 1948
P2
课程内容安排
理论部分： 设计流程 可综合的Verilog语言 设计与验证 编码规范 逻辑综合基础 可测性设计 静态时序分析基础 布局布线等
P3
课程内容安排
实验部分：
Synopsys VCS Lab （验证部分） Synopsys DC Lab （综合部分） Synopsys ICC Lab （版图部分）
考核：
大作业（文档、代码、验证、综合、布局布线等）
P4
1. Verilog设计电路与写C程序的区别 2. Verilog的建模层次有哪些？ 3. Verilog建模组合逻辑和时序逻辑的异同？ 4. 什么是寄存器？什么是Latch？寄存器的 setup/hold
时间是什么？ 5. 什么是同步电路，什么是异步电路？ 6. 逻辑综合的概念
P5
第一节 SOC设计初步
1. 数字集成电路概述 2. 设计流程介绍 3. EDA工具介绍
P6
1 数字集成电路概述
历史和现状 设计方法 设计语言 设计模式 面临的挑战
P7
1.1 发展历史
集成度的发展
摩尔定律
In 1965, Gordon Moore noted that the number of transistors on a chip doubled every 18 to 24 months.
P14
Die Size Growth
100
Die size (mm)
P6
10
486 Pentium ® proc 386
8080
286
8086 8085
~7% growth per year
8008 4004
~2X growth in 10 years
1 1970
1980
1990 Year
2000
Transistors (MT)
10 1
0.1 0.01 0.001
P6 Pentium® proc 486
386 286
8085 8086 8080
8008 4004
1970
1980
1990
2000
2010
Year
Transistors on Lead Microprocessors double every 2 years
2. 采用通用逻辑元器件-通常采用74系列和CMOS4000系列的产品 进行设计；
3. 在系统硬件设计的后期进行调试和仿真 ； 4. 只有在部分或全部硬件电路连接完毕，才可以进行电路调试，
8086 286
486
386
8085
1
8080
8008
4004
0.1 1971
1974
1978 1985 Year
1992
2000
Lead Microprocessors power continues to increase
P17
Power will be a major problem
Power (Watts)
第1章 SOC设计实践概述
P1
课程简介
目标：通过实践和理论结合，掌握数字集成电路开发的 基本方法、流程以及集成电路开发过程中相关工具的使 用，能采用高层次设计方法设计较复杂的数字电路。
SPEC.-GDSII RTL-GDSII
该课程的基础课程是《数字逻辑》、《硬件描述语言》。 该课程总计48个学时。
P18
International Technology Roadmap for Semiconductors
19
P19
1.2 设计方法
自底向上
基本的流程 优缺点
集成度低，不易修复BUG 效率低，周期长
自顶向下
基本的流程 易于大规模化，是主流的设计流程
结合
P20
Bottom Up的设计方法
100000 10000
18KW 5KW
1.5KW
1000
500W
Pentium® proc 100
10
80885086286386486
1
80088080 4004
0.1
1971 1974 1978 1985 1992 2000 2004 2008 Year
Power delivery and dissipation will be prohibitive
P12
Baidu Nhomakorabea Intel 酷睿i7处理器
第四代智能英特尔® 酷睿™ i7 处理器采用 22 纳米制造工 艺；晶体管数量：14.8亿；核心面积：159.8平方毫米； 主频：2.5GHz；
P13
Moore’s law in Microprocessors
1000
100 2X growth in 1.96 years!
2010
Die size grows by 14% to satisfy Moore’s Law
P15
Frequency
Frequency (Mhz)
10000 1000
Doubles every 2 years
100 10 8085
P6
Pentium ® proc 486 8086 286 386
P9
Intel 4004 Micro-Processor
1971 1000 transistors 1 MHz operation
P10
Intel Pentium IV processor
2001 42 M transistors 1.5 GHz operation
P11
IBM cell
2005 4GHz, 90nm工艺 2.34亿晶体管
1
8080
8008
0.1 4004
1970
1980
1990 Year
2000
2010
Lead Microprocessors frequency doubles every 2 years
P16
Power Dissipation
Power (Watts)
100
P6 Pentium ® proc
10
4.完成整个系统测试与 性能分析
3.由各个功能模块连成 一个完整系统
2.由逻辑单元组成各个 独立的功能模块
1. 由 基 本 门 构 成 各 个 组合与时序逻辑
REGISTER
PC
ALU
RAM
&
1
P21
Bottom Up的设计方法
步骤:
1. 采用自下而上的设计方法-从状态图的简化，写出最简逻辑表 达式;