数字电子技术第7章

合集下载

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】

1Байду номын сангаас/ 127
圣才电子书十万种考研考证电子书、题库视频学习平台

存储矩阵中选出指定单元，并把其中数据送到输出缓冲器。（3）输出缓冲器的作用是提高存储器带负载能力，实现对输出状态的三态控制，便与系统的总线连接。
图 7-1 ROM 的电路结构框图
2．可编程只读存储器（PROM） PROM 初始时所有存储单元中都存入了 1，可通过将所需内容自行写入 PROM 而得到要求的 ROM。PROM 的总体结构与掩模 ROM 一样，同样由存储矩阵、地址译码器和输出电路组成。 PROM 的内容一经写入以后，就不可能修改了，所以它只能写入一次。因此，PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书十万种考研考证电子书、题库视频学习平台

分组成，如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成，每个存储单元能存储 1 位二值数（1 或 0），既可以写入 1 或 0，又可以将存储的数据读出； ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一行存储单元中再选 1 位（或几位），使这些被选中的单元经读/写控制电路与输入/输出端接通，以便对这些单元进行读、写操作；
圣才电子书十万种考研考证电子书、题库视频学习平台

第 7 章半导体存储器
7.1 复习笔记
一、概述半导体存储器是一种能存储大量二值信息（或称为二值数据）的半导体器件。半导体存储器的种类很多，从存、取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。只读存储器在正常工作状态下只能从中读取数据，不能快速地随时修改或重新写入数据。ROM 的优点是电路结构简单，而且在断电以后数据不会丢失。它的缺点是只适用于存储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM（PROM）和可擦除的可编程 ROM（EPROM）几种不同类型。随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时快速地向存储器里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同，又将随机存储器分为静态存储器（SRAM）和动态存储器（DRAM）。

(数字电子技术)第7章数模与模数转换

第7章数/模与模/数转换
第7章数/模与模/数转换
7.1 概述 7.2 数/模转换 7.3 模/数转换 7.4 本章小结 7.5 例题精选 7.6 自我检测题
第7章数/模与模/数转换
7.1 概述
随着以数字计算机为代表的各种数字系统的广泛普及和应用，模拟信号和数字信号的转换已成为电子技术中不可或缺的重要组成部分。数/模转换指的是把数字信号转换成相应的模拟信号，简称D/A转换，同时将实现该转换的电路称为D/A转换器，简称DAC；模/数转换指的是把模拟信号转换为数字信号，简称A/D转换，并将实现该转换的电路称为 A/D转换器，简称ADC。
当Rf=R时
uo＝
uR 2n
n-1
di zi
i＝ 0
由上式可以看出，此电路完成了从数字量到模拟量的转换，并且输出模拟电压正比于数字量的输入。
第7章数/模与模/数转换
2. 集成DAC电路AD7524 AD7524(CB7520)是采用倒T型电阻网络的8位并行D／A 转换器，功耗为20 mW，供电电压UDD为5～15 V。 AD7524典型实用电路如图7.2.5所示。
第7章数/模与模/数转换
7.3.4 常见的ADC电路
1. 逐次逼近型ADC 逐次逼近型ADC是按串行方式工作的，即转换器输出的各位数码是逐位形成的。图7.3.6为原理框图，该电路由电压比较器、逻辑控制器、D/A转换器、逐次逼近寄存器等组成。
第7章数/模与模/数转换
图 7.3.6 பைடு நூலகம்次逼近型ADC原理图
第7章数/模与模/数转换
(2) 四舍五入法：取最小量化单位Δ＝2Um/(2n－1－1)，量化时将0～Δ/2之间的模拟电压归并到0·Δ，把Δ/2～3·Δ/2之间的模拟电压归并到1·Δ，依此类推，最大量化误差为Δ/2。例如，需要把0～+1 V之间的模拟电压信号转换为3位二进制代码，这时可取Δ＝(2/15)V，那么0～(1/15)V之间的电压就归并到0·Δ，用二进制数000表示；数值在(1/15)～(3/15)V之间的电压归并到1·Δ，用二进制数001表示，并依此类推，如图7.3.5(b)

数字电子技术 7-3多谐振荡器

uI1
显然：任何≥3 奇首尾接可形成环
(uO)
(a)
tPd
数个反相器在一起形振荡器
振荡频率： f 1
O
uI2
tPd
t
2ntPd
---式中n为串联门的个数，n=3、5、7、…
uIO3 tPd
t
优点：电路简单
O
缺点：频率太高不可调不实用 tPd只有几十纳秒到一二百纳秒
t (b)
工作波形图
R
R1 Rs
R1 R
UOL1
R u13
UOH2
RS
C
uI3
可求得电容C充电时间T1
T1
RECln
UE
UTH UOH UE UTH
U OL
RECln
2UOH UTH UOH UTH
O
VCC R1
G3
UE
RE
u13
C UOL
UTH+（UOH UOL)
UTH t
UTH （UOH UOL )
7.3.1
获得较大电
VDD
压放大倍数
uI1
uI2
uO2
使uO1↓到UOL ，而uO2↑至UOH，电路进入暂稳态
1/2VDD
直线uO1=uI1
O
P
G1静态
工作点
1/2VDD
uI
电压传输特性
7.3.1
用门电路构成的振荡器
➢ 随着C放电uI1↓=UTH时：另一正反馈过程发生
uI1
uI2
uO2
使uO1↓UOH，
品质因数高选频特性好
由阻抗频率特性知：
当外加电压信号的频率
等于

数字电子技术基础第四版课后答案

第七章半导体存储器[题7.1] 存储器和寄存器在电路结构和工作原理上有何不同？[解] 参见第7.1节。

[题7.2] 动态存储器和静态存储器在电路结构和读/写操作上有何不同？[解] 参见第7.3.1节和第7.3.2节。

[题7.3] 某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，试计算它的最大存储量是多少？[解] 最大存储量为232×16=210×210×210×26=1K×1K×1K×26=64G[题7.4] 试用4片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）组成4096×4位的RAM。

[解] 见图A7.4。

[题7.5] 试用16片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）接成一个8K×8位的RAM。

[解] 见图A7.5。

[题7.6] 已知ROM 的数据表如表P7.6所示，若将地址输入A 3A 2A 1A 0作为4个输入逻辑变量，将数据输出D 3D 2D 1D 0作为函数输出，试写出输出与输入间的逻辑函数式。

[解] D 3=0123012301230123A A A A A A A A A A A A A A A A +++D 2=01230123012301230123A A A A A A A A A A A A A A A A A A A A +++++0123A A A AD 1=0123012301230123A A A A A A A A A A A A A A A A +++D 0=01230123A A A A A A A A +[题7.7] 图P7.7是一个16×4位的ROM ，A 3、、A 2、A 1、A 0为地址输入，D 3、D 2、D 1、D 0是数据输出，若将D 3、D 2、D 1、D 0视为A 3、、A 2、A 1、A 0的逻辑函数，试写出D 3、D 2、D 1、D 0的逻辑函数式。

电子教案《数字电子技术(第5版_杨志忠)》教学资源第7章练习题参考答案

Ｃ１
已知Ｒ３＝３、ｋΩ Ｒ２＝３６、ｋΩ Ｃ１＝０１ μＦ，将这些参数代入上式进行计算，并求出
ｔｗ２＝０７Ｒ２Ｃ＝０７ × ２４ × １０３ × ０１ × １０－６ｓ＝１６８ｍｓ
所以
（）ｆ＝
１２７３＋１６８
× １０－３Ｈｚ≈２２６７５Ｈｚ
（２）画ｕＣ和ｕＯ的波形，见图［题７８］。
（３）ＲＤ端加停振信号。当在置０端ＲＤ加上低电平时，多谐振荡器被强迫停止振荡。
（２）对应画出ｕＩ、ｕＣ和ｕＯ的电压波形。［解］（１）求输出电压ｕＯ的脉冲宽度ｔｗ
ｔｗ＝１１ＲＣ＝１１ × ３３ × １０３ × ０１ × １０－６ｓ＝３６３ｍｓ
（２）对应画出ｕＩ、ｕＣ和ｕＯ的电压波形，如图［题７７］所示。
波形。试求：
（１（２
））
计画
算出
输
ｕＩ
出脉、ｕｄ
冲的和ｕ
宽Ｏ的度波ｔｗ形。。
第７章脉冲信号的产生与整形１４５
图Ｐ７３
（３）输入脉冲的下限幅度为多大？［解］（１）求输出脉冲宽度ｔｗ
ｔｗ＝１１ＲＣ＝１１ × ２７ × １０３ × ００１ × １０－６ｓ≈２９７μｓ
Ｒｍｉｎ
＝
ｔｗ（ｍｉｎ）＝０７Ｃ０
７
１０ × １０－６ × ００１ × １０
－６ Ω≈１４２８
５７Ω
（２）求最大值电阻Ｒｍａｘ
Ｒｍａｘ
＝
ｔｗ（ｍａｘ）＝０７Ｃ

数字电子技术基础周良权 3版第7章

第7章数/模和模/数转换器7.1 二模拟电压 7.2 R7.3 REF 1082VN -⨯7.4 c 7.5 a 7.6 b 7.7 × 7.8 √ 7.9 √7.10 A/D 转换器电子产品有电子秤、数字式电压表、数字式电子温度计、数字式血压计等；D/A 转换器电子产品有VCD 播放机、DVD 播放机、MP3音乐播放机、数字电视机等.7.11 单极性输出电压计算公式为式REF O 1010(7.2.8):2Vu N =-⋅，双极性输出电压为式()B O REF (7.2.10):1024N u V =⋅补.211027C(H)21671612(636)=⨯+⨯+=211006F(H)01661615(111)=⨯+⨯+= 21101BD(H)=116111613(445)⨯+⨯+=补码最高位为1，为负数；最高位为0为正数即为原码[]2181010(27C(H))07C(H)1(182)(1168162)(386)=-+=-=-⨯+⨯+=-补反()()21101006F(H)01661615(111)=⨯+⨯+=补 ()()2110101BD(H)=116111613(445)⨯+⨯+=补单极性输出电压：O 1027C(H):636 6.21V 1024u =-⨯=- O 1006F(H):111 1.084V 1024u =-⨯=-O 101BD(H):445 4.346V 1024u =-⨯=-双极性输出电压：O 386(27C(H)):10 3.77V 1024u -=⨯=-补()O 11106F(H):10 1.084V 1024u =⨯=补 ()O 4451BD(H):10 4.346V 1024u =⨯=补 7.12 （1）在2°R 支路上电流为1REF REF n 111222n n n V V I D R R ----==⋅ 依次可得各电阻支路上电流为2REF REF 221222n n n n V V I D R R ----==⋅3REF REF 3321222n n n n V V I D R R----==⋅⋅1REF 11122n V I D R -=⋅⋅0REF 00122n V I D R -=⋅⋅流向运算反相端的总电流为1REFN i B B 10,2n n i V I I N N R--====∑⋅2°11o 1122n n D D D --+++⋅ 故O N f u I R =-⋅（2）当REF f 110V,2V R R =+=，位数为n =8时，输入数码为D9（H ）其10B 101316916(217)N =⨯+⨯=故O 1810V 110V 10V2172172178.47V 225622n u R R -=-=-⨯=-⨯=-⋅分辨率为：REF 81110V =0.039V =39mV 2562V =⨯绝对精度为：1110VLSB =0.0195V =19.5mV 22256±±=±±7.13 (1)设D 9~D 0的10位二进制数对应的十进制数值N B 则REFB O1B B 10B ,2V V I N I R R==⋅()REFB O O1B f B f 10B 2V V u I I R N R R R ⎛⎫=-+=-+ ⎪⎝⎭⋅⋅，而R B =10k Ω(2)当D 9~D 0为全1时，要求O 5V u =-则10REF B O 10B (21)105V 210V V u R ⎡⎤=--+⨯=-⎢⎥⨯⎣⎦ ①R 为AD7520内的等效电阻10k Ω当D 9~D 0为全0，要求O 5V u =+°则REF B O 100105V 10210VV u ⎛⎫=-⨯+=+ ⎪⨯⎝⎭⋅ ②由式②B 105V 10V-⨯=+，故B 5V V =-，代入①得()10REF 10521105V 10210V-⎡⎤--+=-⎢⎥⨯⎣⎦⋅⋅，解得REF 10V V ≈+因而()REF 9REF REF O B B 101012102V 102102V V V u N N ⎛⎫- ⎪=-+⨯=-- ⎪⨯ ⎪⎝⎭⋅输入数码与O u 极性及数位如下表所示B 补补210作为单极性输出电路的输入代码，代入式（7.2.8）REF O110(380)380 3.711V 10241024V u =-=-⨯=-⋅再按照电路图7.2.5可计算出双极性输出电压o1REF O f 11 3.7111010 1.289V 210210u V u R R R ⎛⎫-⎛⎫=-+=-+⨯=- ⎪ ⎪⨯⎝⎭⎝⎭⋅（2）当（N B ）补为17C(H)=(010*******)补，最高位取反后，为210(1101111100)(892)=作为单极性输出电路的输入代码，代入式（7.2.8）REF O1B 108928.711V 10241024V u N =-=-⨯=-再按电路图7.2.5可计算出双极性输出电压为o1REF O f 118.7111010 3.711V 210210u V u R R R ⎛⎫-⎛⎫=-+=-+⨯= ⎪ ⎪⨯⎝⎭⎝⎭⋅上述结果与[例2.2.2]计算结果相同. 7.15 根据图题7.15电路可知REF O B B B 1010101010222V u N N N -=-=-=⋅ 而54LS192为可逆十进制计数器,即当Q 3Q 2Q 1Q 0为全0时，或非门出1，使D 触发器Q 翻转一次，若Q 为1，则CP U 有时钟脉冲信号，而CP D =1，LS192进行加法计数，而AD7520的D 3D 2D 1D 0由0000~1001逐步递增变化，当由1001变为0000时，D 触发器又翻转一次使Q =0，使可逆计数器CP U =1，而CP D 有时钟脉冲信号，执行减法计数，由1001~0000逐步递减变化计数. 而O u 值根据D 3~D 0的数码每变化递增或递减一位，输出O u 变化值为REF 101019.765mVV ⨯==的级差.其u O 输出模拟电压与数码关系如下表所示其输出u O 的波形如图题解7.15所示.图题解7.157.16 (1)()O(max)102120000.005n u δ-≥==，故n =11位. (21)n -为n 位全1，即输出满刻度值的输入数码.（2）85V 5V0.0196V =19.6mV 256121==--为分辨率因()8REF 8215V 2V -=，故REF 5V V =. （3）即分辨率121n -≤0.2%故()1215000.002n -≥=. 应取n =9位 7.17 (1)根据图示电路,当被转换的输入模拟电压I u 大于某一个比较器反相输入端的基准电压i u -，则在此比较器的输出oi u 以下均为1，再通过编码器输出，其相应数码为D 2~D 0. 根据电路可列出下式关系：D 2=Q 4、1642642D Q Q Q Q Q Q ==+⋅⋅，07654321D Q Q Q Q Q Q Q =⋅⋅⋅⋅⋅⋅ =7654321Q Q Q Q Q Q Q +++⋅⋅⋅（2）按表题解7.17列出输入电压I u 与寄存器状态和输出数字关系：出电压O 0u >的情况，这时在O 0u >时刻，输出数字量为全0并产生溢出，而比较器输出O 0u =（若比较器用双电源会使O 0u <），则门控G 与非门被封，计数器不再计数. 计数器输出全0. 7.19 （1）当双积分A/D 转换器，计数器为n =10，在n 位计数器Q n =1，其所需时间为cp cp122n n T t f ==⋅，则转换一次最长时间为222n T ⨯=. 当cp 频率cp 120kHz f =，故最长时间为10cp 331204822220.017517ms 1201012010n t ⨯=⨯⨯===⨯⨯⋅ （2）当运放的最大输出电压为om 10V U =±，在最大输入模拟电压I 10V U =+时，运放积分器在第一次积分最大值也为10V -. 因此：()O 1I cp 1210V n u t u t RC=-=-⋅⋅⋅故10I cp 631111*********0.11012010n R u t C -=⨯=⨯⨯⨯⨯⨯⨯⋅⋅85.3k =Ω （3）由式（7.3.3）可知I REF2nN u V =⋅ 当I 4V u =时，1010224(409.6)(110011001)10N =⨯== 当I 1.5V u =时，101022 1.5(153.6)(10011001)10N =⨯== 7.20 （1）偏移电压REF 44118110.25V 22222V s =⨯=⨯=（2）因量化单480.5V 2s ==则(0.50.25)V 5.9V N ⨯-≤故1025.90.25(12.3)(1100)0.5N +≤==（3）电子输出数字量为4位数，需时钟脉冲周期数2426T n CP =+=+=，而脉冲周期cp 120s20s 6t μ==μ故时钟频率：cp 6cp110.05MHz =50kHz 2010f t -===⨯。

数字电子技术及应用教程第7章数模与模数转换电路

第7章数模与模数转换电路
内容提要：
本章系统地讲述了数字量转换模拟量和模拟量转换数字量的基本原理以及几种常用典型电路。在数字模拟转换器中，主要讲解权电阻网络数模转换与倒 T 形数模转换电路。在模数转换器中，对模数转换的步骤、取样定理进行详细的说明，然后又介绍了并行比较型、逐次渐近型和双积分型三种各具特色的模数转换电路。
7.2.5 集成DAC及其应用举例
常用的集成 DAC 有 AD7520 、 DAC0832 、 DAC0808 、 DAC1230 、 MC1408 等，这里仅对 AD公司生产的AD7520作简要介绍。如图 7.2.7 所示的电路为 AD7520 组成的锯齿波发生器，其原理为10位二进制加法计数器从全0加到全 1 ，电路的模拟输出电压 uo 由 0V 逐渐增加到最大值。如果计数脉冲不断，则可在电路的输出端得到周期性的锯齿波。
图7.3.7 积分型ADC的电路原理图
2．工作原理
转换开始前，先将计数器清零，接通S2使电容 C完全放电。转换开始时，断开S2。整个转换过程分为两个阶段进行。其工作波形如图7.3.8所示。
图7.3.8 双积分型A/D转换器各点工作波形
7.3.5 ADC的转换精度和转换速度 1．ADC的转换精度
如图7.3.5为3位并行比较型A/D转换原理电路，它由电压比较器、寄存器和优先编码器三部分组成。
图7.3.5 3位并行比较型A/D转换原理电路
7.3.3 逐次渐近型ADC 逐次渐近型A/D转换器属于直接型A/D转换器，它能把输入的模拟电压直接转换为输出的数字代码。逐次渐近型A/D转换器框图如图7.3.5所示，它由控制逻辑电路、寄存器、电压比较器及D/A转换器组成。
图7.3.10 ADC0809引脚图

数字电子技术基础习题册答案

第7章时序逻辑电路【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。

(1 )写出电路的状态方程和输出方程。

(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。

(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。

1J 1KC11J 1KC1Q 1Q 2CPXZ1图解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表所示。

逻辑功能为当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。

3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图(b)所示。

题表Q Q Z图(b)【7-2】电路如图所示，假设初始状态Q a Q b Q c =000。

(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。

(2) 试分析该电路构成的是几进制的计数器。

Q c图解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q QQ Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表，状态转换图如图(b)所示。

图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。

【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q ）填入下表解：题表7-3下降沿触发由 Q 端引出进位由Q 端引出借位触发方式加法计数器减法计数器上升沿触发由Q 端引出进位由Q 端引出借位【7-4】电路如图(a)所示，假设初始状态Q 2Q 1Q 0=000。

数字电子技术第7章习题答案

数字电子技术第7章习题答案
1. 什么是逻辑门？
答：逻辑门是数字电路中的基本组件，用于对输入进行逻辑运算并产生输出。

2. 列举几种常见的逻辑门。

答：与门、或门、非门、异或门、与非门、或非门等。

3. 什么是真值表？
答：真值表是一种用来展示逻辑函数输入与输出关系的表格，其中列出了所有可能的输入和对应的输出。

4. 什么是逻辑电路？
答：逻辑电路是指由逻辑门组成的电路，用于对输入进行逻辑运算并产生输出。

5. 什么是卡诺图？
答：卡诺图是一种用于最小化逻辑函数的图形化工具，通过将函数的真值表转化为图形，可快速找到最小化的逻辑表达式。

6. 什么是多路复用器？
答：多路复用器是一种数字电路，可以选择不同的输入并将其发送到一个输出线上。

7. 什么是解码器？
答：解码器是一种数字电路，用于将二进制数字输入转换为对应的输出，通常用于驱动其他数字电路中的寄存器、计数器等。

8. 什么是编码器？
答：编码器是一种数字电路，用于将多个输入端连接到一个二进制数字输出端，也可以实现将多个开关等输入转换为一个数字信号输出。

9. 什么是计数器？
答：计数器是一种数字电路，可用于记录电路所经过的时间或事件数量，通常用于计时器、频率计等应用。

10. 什么是触发器？
答：触发器是一种数字电路，可用于存储和控制数字信号，通常用于存储器、寄存器等应用。

数字电子技术习题及答案

第一章数字逻辑基础1-1. 将下列的二进制数转换成十进制数（1）、1011，（2）、10101，（3）、11111，（4）、1000011-2. 将下列的十进制数转换成二进制数（1）、8，（2）、27，（3）、31，（4）、1001-3. 完成下列的数制转换（1）、（255）10=（）2=（）16=（）8421BCD（2）、（11010）2=（）16=（）10=（）8421BCD（3）、（3FF ）16=（）2=（）10=（）8421BCD（4）、（1000 0011 0111）8421BCD =（）10=（）2=（）161-4. 完成下列二进制的算术运算（1）、1011+111，（2）、1000-11，（3）、1101×101，（4）、1100÷100 1-5. 设：AB Y 1=，B A Y 1+=，B A Y 1⊕=。

已知A 、B 的波形如图题1-5所示。

试画出Y 1、Y 2、Y 3对应A 、B 的波形。

图题1-51-6选择题1．以下代码中为无权码的为。

A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码2．以下代码中为恒权码的为。

A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码3．一位十六进制数可以用位二进制数来表示。

A . １B . ２C . ４D . 164．十进制数25用8421BCD码表示为。

A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。

A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。

A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。

A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29. 常用的BCD码有。

《数字电子技术》详细目录

《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路*4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。

第7章数字电子技术MULTISIM仿真实验2.

第7章数字电子技术Multisim仿真实验
(1) 设计要求：设计一个火灾报警控制电路。该报警系统设有烟感、温感和紫外线感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或两种以上的探测器发出火灾探测信号时，报警系统才产生控制信号。
(2) 探测器发出的火灾探测信号有两种可能：一种是高电平(1)，表示有火灾报警；一种是低电平(0)，表示无火灾报警。设A、B、C分别表示烟感、温感和紫外线感三种探测器的探测信号，为报警电路的输入信号；设Y为报警电路的输出。在逻辑转换仪面板上根据设计要求列出真值表，如图7-8所示。
第7章数字电子技术Multisim仿真实验
2．实验原理译码是编码的逆过程。译码器就是将输入的二进制代码翻译成输出端的高、低电平信号。3线-8线译码器74LS138有 3个代码输入端和8个信号输出端。此外还有G1、G2A、G2B使能控制端，只有当G1 = 1、G2A = 0、G2B = 0时，译码器才能正常工作。 7段LED数码管俗称数码管，其工作原理是将要显示的十进制数分成7段，每段为一个发光二极管，利用不同发光段的组合来显示不同的数字。74LS48是显示译码器，可驱动共阴极的7段LED数码管。
第7章数字电子技术Multisim仿真实验
4．实验步骤 (1) 按图7-12连接电路。双击字信号发生器图标，打开字信号发生器面板，按图7-14所示的内容设置字信号发生器的各项内容。 (2) 打开仿真开关，不断单击字信号发生器面板上的单步输出Step按钮，观察输出信号与输入代码的对应关系，并记录下来。 (3) 按图7-13连接电路。双击字信号发生器图标，打开字信号发生器面板，按图7-15所示的内容设置字信号发生器的各项内容。
第7章数字电子技术Multisim仿真实验

数字电子技术应用基础习题答案赵景波数字电子技术书后习题参考答案

第1章习题答案一、填空题 1、模拟、数字 2、高、低3、逻辑、逻辑、逻辑、与逻辑、或逻辑、非逻辑4、基数、位权、基、位权5、8421、2421、余3、格雷6、进位制、数、按位权展开求和7、除2取余、乘2取整8、二进、二进制、三位、四位 9、8、4、2、1、二进制、0～9 10、原码、反码、补码、补码11、分配、结合、交换、反演、非非 12、或项、与项13、最小项、相邻、最小项、一位变量 14、“1”、“0” 二、判断题1、错2、错3、错4、对5、错6、错7、对三、选择题1、B2、C3、B4、A四、简答题1、答：数字信号是离散的，模拟信号是连续的，这是它们的最大区别。

它们之中，数字电路的抗干扰能力较强。

2、答：数制是指计数的进制，如二进制码、十进制码和十六进制码等等码制是指不同的编码方式，如各种BCD 码、循环码等。

在本书介绍的范围内，8421BCD 码和2421BCD 码属于有权码余3码和格雷码属于无权码。

3、答：用卡诺图化简时，合并的小方格应组成正方形或长方形，同时满足相邻原则。

利用卡诺图化简逻辑函数式的步骤如下：①根据变量的数目，画出相应方格数的卡诺图；②根据逻辑函数式，把所有为“1”的项画入卡诺图中；③用卡诺圈把相邻最小项进行合并，合并时就遵照卡诺圈最大化原则；④根据所圈的卡诺圈，消除圈内全部互非的变量，每一个圈作为一个“与”项，将各“与”项相或，即为化简后的最简与或表达式。

五、计算题1、（1）C B A + （2）B C A + （3）BC B A AB ++ （4）C B D C B A ++2、（1）（365）10＝（101101101）2＝（555）8＝（16D ）16 （2）（11101.1）2＝（29.5）10＝（35.4）8＝（1D.8）16（3）（57.625）10＝（71.5）8＝（39.A ）163、（1）D C AD Y += （2）AD B C B A Y ++=（3）C B BC B A Y ++= （4）D B A ACD BC A D C A Y +++=第2章习题答案一、填空题1、门电路、与门、或门2、异或、同或3、开关、双极、单极、双极、单极4、或非、有1出1，全0出0、与非5、图腾、高电平“1”、低电平“0”、“1”、“0”、高阻6、三态、OC7、TTL 、CMOS 、CMOS8、PMOS 、NMOS 、输入、输出、控制 9、并、并、并 10、“与”、悬空、“或”、低、高、低、悬空二、判断题 1、对 2、错三、选择题1、B2、D3、B四、分析题1、F 1是与门电路，F 2是或门电路，波形如下图所示。

数字电子技术基础课后习题答案第7章习题答案

题7.1.1 可编程阵列逻辑（PAL）由、和组成。

答：输入缓冲器、与阵列、或阵列输出题7.1.2 通用阵列逻辑（GAL）由、和组成。

答：输入缓冲器、与阵列、或阵列输出逻辑宏单元题7.1.3 可编程阵列逻辑（PAL）可组成种典型的输出组态。

（A）2 （B）3 （C）4 （D）5答：C题7.1.4 通用阵列逻辑（GAL）的输出逻辑宏单元可组成种典型的输出组态。

（A）2 （B）3 （C）4 （D）5答：D题7.1.5 在系统编程器件（isp）和早期的EEPROM在编程方面，前者脱离了束缚。

（A）软件平台（B）编程器（C）电源（D）刷新电路答：B题7.1.6 单片通用阵列逻辑（GAL）的输出逻辑宏单元编程为寄存器组态时，只能应用在场合。

（A）同步时序电路（B）异步时序电路（C）复位电路（D）移位寄存器答：A、D题7.2.1 在系统可编程逻辑器件采用编程单元。

（A）E2CMOS （B）熔丝（C）SRAM （D）隧道型浮栅单元答：A题7.2.2 EPM7000S系列提供的共享乘积项有和。

（A）共享扩展（B）并联扩展（C）串联扩展（D）缓冲扩展答A、B题7.2.3 输入输出单元即可以编程为输入或输出，还可以编程为。

答：双向题7.2.4 编程I/O控制块输出缓冲器的输出电压摆率，可提供较高的。

（A）克服毛刺（B）并联扩展（C）转换速度（D）减低功耗答：C题7.2.5 ispLSI1000系列的ORP可提供GLB到IOC的信号。

（A）输入（B）中间（C）输出（D）时钟答：C题7.2.6 CPLD具有较高的性能，并具有如下特点。

（A）单片多系统（B）异步时序电路（C）动态刷新（D）丰富的查找表8081题7.3.1 现场可编程门阵列（FPGA ）静态时无，称之为。

(A) 功耗 (B) 电流(C) 零功耗器件 (D) 有源器件答：A 、C题7.3.2 CPLD 的信号通路固定，系统速度可以。

FPGA 的内连线是分布在逻辑单元周围，而且编程的种类和编程点很多，使布线相当灵活，但在系统速度方面低于。

数字电子技术第7章脉冲波形的产生与变换简明教程PPT课件

v I' vO1 vO __________________ |
于是电路的状态迅速转换为 vO VOH VDD 。
' 由此可知，输入信号 v I 上升的过程中电路的状态发生转换是在 vI VTH 时，把此时对应的输入电压值称为上限阈值电压，用 VT 表示。
1
使 v O1 迅速跳变为低电平。由于电容上的电压不能跃变，所以v I2 也同时跳变到低电平，并使 vO 跳变为高电平，电路进入暂稳态。这时即使 vd 回到低电平， vO 的高电平仍将维持。与此同时，电容C开始充电。
③暂稳态维持一段时间后自行回到稳态。随着充电过程的进行， v I2 逐渐上升，当上升到略高于 VTH 时，又引发另外一个正反馈过程
根据以上分析，电路中各点电压波形如图所示。
(3) 主要参数计算
输出脉冲的宽度：
t W RC ln VDD 0 RC ln 2 0.69RC VDD VTH
输出脉冲的幅度：
Vm VOH VOL VDD
微分型单稳态触发器可以用窄脉冲触发。在 v I 的脉冲宽度大于输出脉冲宽度的情况下，电路仍能正常工作，但是输出脉冲的下降沿较差。
根据以上分析，电路中各点电压的波形如图所示。
(3) 主要参数计算
输出脉冲的宽度：
t W ( R RO )C ln
VOH VOL VTH VOL
式中RO 为反相器 G 1 输出为低电平时的输出电阻。
输出脉冲的幅度：
Vm VOH VOL
积分型单稳态触发器的优点是抗干扰能力较强。它的缺点是输出波形的边沿比较差。此外，积分型单稳态触发器必须在触发脉冲的宽度大于输出脉冲的宽度时才能正常工作。

数字电子技术基础阎石第五版课后答案

数字电子技术基础阎石第五版课后答案第一章：引言1.数字电子技术是现代电子技术的基础，它是将模拟电子技术应用到数字系统中的学科。

数字电子技术的发展对计算机技术、通信技术等领域起到了重要的推动作用。

2.数字电子技术的基本概念包括数字信号、模拟信号、信号采样、量化、编码等。

3.数字电子技术的应用广泛，涵盖数字计算机、数字通信、数字音频、数字视频等多个领域。

第二章：数字逻辑基础1.逻辑代数是数字电子技术的基础，它包括逻辑运算、逻辑表达式、逻辑函数等概念。

2.逻辑代数的基本运算包括与运算、或运算、非运算等。

3.逻辑函数可以用真值表、卡诺图等形式表示。

4.数字逻辑电路是由逻辑门组成的，常见的逻辑门有与门、或门、非门等。

5.在数字逻辑电路中，还有多种逻辑门的组合形式，如与或非门、与非门等。

第三章：组合逻辑电路1.组合逻辑电路是由多个逻辑门组成的电路，逻辑门的输入和输出之间没有时钟信号的约束。

2.组合逻辑电路的设计过程包括确定所需逻辑关系、选择合适的逻辑门、进行逻辑门的连线等。

3.组合逻辑电路常见的应用有加法器、减法器、译码器、多路选择器等。

4.确定组合逻辑电路的最小项和最大项是一种常用的设计方法。

5.组合逻辑电路可以用Karnaugh图来进行化简和优化。

第四章：时序逻辑电路1.时序逻辑电路是由组合逻辑电路和触发器组成的电路，触发器引入了时钟信号来控制电路的状态。

2.触发器的种类有RS触发器、D触发器、JK触发器等。

3.时序逻辑电路中常见的电路有时钟发生器、计数器、寄存器等。

4.时序逻辑电路在数字系统中起到了重要的作用，可以实现状态的存储和传输。

5.时序逻辑电路的设计需要考虑时序条件、逻辑功能、触发器的选择等因素。

第五章：数字系统的设计1.数字系统的设计包括功能设计和硬件设计两个方面。

2.功能设计是根据系统的需求，确定系统所完成的功能和算法。

3.硬件设计是根据功能设计，选择合适的逻辑门、触发器等器件，进行电路图的设计。

阎石《数字电子技术基础》(第6版)章节题库-第7章脉冲波形的产生和整形电路【圣才出品】

第7章脉冲波形的产生和整形电路一、选择题1．为了提高多谐振荡器频率的稳定性，最有效的方法是（）。

A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变【答案】C【解析】石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率，而与外接电阻、电容无关，具有极高的频率稳定性。

2．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器【答案】A【解析】频率变为原来的五分之一，是五分频，只需要每五次脉冲进一位即可实现。

3．在图7-1用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5VB．2VC．4VD．3V图7-1【答案】B【解析】555组成的施密特触发器中，当不接外接电压时，得到电路的回差电压为2V CC/3－V cc/3＝V cc/3；5脚为外部参考电压输入V CO，如果参考电压由外接的电压V CO供给，这时V T＋＝V CO；V T－＝V CO/2，回差电压为V CO/2＝4V/2＝2V，可以通过改变V CO值可以调节回差电压的大小。

4．电路如下图7-2（图中为上升沿JK触发器），触发器当前状态Q3Q2Q1为“100”，请问在时钟作用下，触发器下一状态（Q3Q2Q1）为（）。

图7-2A．“101”B．“100”C．“011”D．“000”【答案】C【解析】JK触发器特征方程为Q n＋1＝JQ＿n＋K＿Q n，由图7-2可得，三个触发器的驱动方程均为J＝K＝1，即特性方程均为Q n＋1＝Q＿n，Q1的时钟是CP，Q2的时钟是Q1，Q3的时钟是Q2，当前Q3Q2Q1的状态是100，由于触发器在上升沿被触发，CP上升沿Q1状态被触发，变为1；同时触发了Q2，Q2变为1；同理Q3为0。

5．多谐振荡器可产生的波形是（）A．正弦波B．矩形脉冲C．三角波D．锯齿波【答案】B【解析】“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。

《数字电子技术基础》课后习题答案

《数字电路与逻辑设计》作业教材：《数字电子技术基础》（高等教育出版社，第2版，2012年第7次印刷）第一章：自测题：一、1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路5、各位权系数之和，1799、01100101，01100101，01100110；11100101，10011010，10011011二、1、×8、√10、×三、1、A4、B练习题：1.3、解：(1)十六进制转二进制：45 C010*********二进制转八进制：010*********2134十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10所以：(45C)16=(10001011100)2=(2134)8=(1116)10(2)十六进制转二进制：6D E.C8011011011110.11001000二进制转八进制：011011011110.1100100003336.62十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1758.78125)10所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10(3)十六进制转二进制：8F E.F D100011111110.11111101二进制转八进制：100011111110.1111110104376.772十六进制转十进制：(8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10所以：(8FE.FD)16=(100011111110.11111101)2=(437 6.772)8=(2302.98828125)10 (4)十六进制转二进制：79E.F D011110011110.11111101二进制转八进制：011110011110.1111110103636.772十六进制转十进制：(79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1950.98828125)101.5、解：(74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD(45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD(136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD1.8、解（1）(+35)=(0 100011)原= (0 100011)补（2）(+56 )=(0 111000)原= (0 111000)补（3）(-26)=(1 11010)原= (1 11101)补（4）(-67)=(1 1000011)原= (1 1000110)补第二章：自测题：一、1、与运算、或运算、非运算3、代入规则、反演规则、对偶规则二、 2、×4、× 三、 1、B 3、D5、C练习题：2.2：（4）解：Y =AB̅+BD +DCE +A D =AB̅+BD +AD +A D +DCE =AB̅+BD +D +DCE =AB̅+D (B +1+CE ) =AB̅+D （8）解：Y =(A +B ̅+C )(D ̅+E ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅(A +B ̅+C +DE ) =[(A +B ̅+C )̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅+(D ̅+E ̅)̅̅̅̅̅̅̅̅̅̅](A +B ̅+C +DE ) =(ABC +DE )(ABC ̅̅̅̅̅̅+DE ) =DE2.3：（2）证明：左边=A +A (B +C)̅̅̅̅̅̅̅̅̅̅̅̅ =A +A +(B +C)̅̅̅̅̅̅̅̅̅̅ =A +B̅C ̅ =右式所以等式成立（4）证明：左边= (A B +AB̅)⨁C = (A B +AB ̅)C + (A B +AB̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅C = (A BC +AB ̅C )+A B ̅̅̅̅⋅AB̅̅̅̅⋅C =A BC +AB̅C +(A +B ̅)(A +B )C =A BC +AB̅C +(AB +A B ̅)C =A BC +AB̅C +ABC +A B ̅C 右边= ABC +(A +B +C )AB̅̅̅̅⋅BC ̅̅̅̅⋅CA ̅̅̅̅ =ABC +(A +B +C )[(A +B̅)(B ̅+C )(C +A )]=ABC +(A +B +C )(A B̅+A C +B ̅+B ̅C )(C +A ) =ABC +(A +B +C )(A B̅C +A C +B ̅C +A B ̅) =ABC +AB̅C +A BC +A B ̅C 左边=右边，所以等式成立 2.4（1）Y ′=(A +B̅C )(A +BC) 2.5（3）Y ̅=A B ̅̅̅̅(C +D ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅ C D ̅̅̅̅̅(A +B ̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 2.6：（1）Y =AB +AC +BC=AB (C +C̅)+AC (B +B ̅)+BC (A +A ̅) =ABC +ABC̅+AB ̅C +A ̅BC 2.7：（1）Y =A B̅+B ̅C +AC +B ̅C 卡诺图如下：所以，Y =B2.8：（2）画卡诺图如下：Y(A,B,C)=A +B̅+C2.9：（1）画Y (A,B,C,D )=∑m (0,1,2,3,4,6,8)+∑d(10,11,12,13,14)如下：Y (A,B,C,D )=A B̅+D ̅2.10：（3）解：化简最小项式：Y =AB +(A B +C )(A B̅+C ) =AB +(A B A B̅+A BC +A B ̅C +C C ) =AB (C +C )+A BC +A B̅C =ABC +ABC ̅+A BC +A B ̅C =∑m (0,3,6,7)最大项式：Y =∏M(1,2,4,5)2.13：（3）Y =AB̅+BC +AB ̅C +ABC D ̅ =AB̅(1+C )+BC (1+AD ̅) =AB ̅+BC =AB ̅+BC ̿̿̿̿̿̿̿̿̿̿̿̿ = AB ̅̅̅∙BC ̅̅̅̅̅̅̅̅̅̅̅技能题：2.16 解：设三种不同火灾探测器分别为A 、B 、C ，有信号时值为1，无信号时为0，根据题意，画卡诺图如下：Y =AB +AC +BC =AB +AC +BC ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ =AB ̅̅̅̅⋅AC̅̅̅̅⋅BC ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ =(A +B ̅)(A +C )(B ̅+C )̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ =A +B ̅̅̅̅̅̅̅̅+A +C ̅̅̅̅̅̅̅̅+B ̅+C̅̅̅̅̅̅̅̅第三章：自测题：一、1、饱和，截止7、接高电平，和有用输入端并接，悬空；二、 1、√ 8、√；三、 1、A 4、D练习题：3.2、解：(a)因为接地电阻4.7k Ω，开门电阻3k Ω，R>R on ，相当于接入高电平1，所以Y =A B 1̅̅̅̅̅̅=A +B +0=A +B (e) 因为接地电阻510Ω，关门电0.8k Ω，R<R off ，相当于接入高电平0，所以、 Y =A +B +0̅̅̅̅̅̅̅̅̅̅̅̅̅=A ̅⋅B ̅∙1̅̅̅̅̅̅̅̅̅̅=A +B +0=A +B3.4、解：(a) Y 1=A +B +0̅̅̅̅̅̅̅̅̅̅̅̅̅=A +B ̅̅̅̅̅̅̅(c) Y 3=A +B +1̅̅̅̅̅̅̅̅̅̅̅̅̅=1̅=0(f) Y 6=A ⋅0+B ⋅1̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=B̅3.7、解：(a) Y 1=A⨁B ⋅C =(A B +AB̅)C =A B C +AB ̅C3.8、解：输出高电平时，带负载的个数2020400===IH OH OH I I N G 可带20个同类反相器输出低电平时，带负载的个数78.1745.08===IL OL OL I I N G 反相器可带17个同类反相器3.12EN=1时，Y 1=A ， Y 2=B̅ EN=0时，Y 1=A̅， Y 2=B3.17根据题意，设A 为具有否决权的股东，其余两位股东为B 、C ，画卡诺图如下，则表达结果Y 的表达式为：Y =AB +AC =AB +AC ̿̿̿̿̿̿̿̿̿̿̿=AB ̅̅̅̅⋅AC̅̅̅̅̅̅̅̅̅逻辑电路如下：技能题：3.20：解：根据题意，A 、B 、C 、D 变量的卡诺图如下：Y =ABC +ABD =ABC +ABD ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿=ABC̅̅̅̅̅̅⋅ABD ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅电路图如下：第四章：自测题：一、2、输入信号，优先级别最高的输入信号7、用以比较两组二进制数的大小或相等的电路，A>B 二、 3、√ 4、√ 三、 5、A 7、C练习题：4.1；解：(a) Y =A⨁B +B ̅̅̅̅̅̅̅̅̅̅̅̅̅=A B +AB ̅+B ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=A B +B ̅̅̅̅̅̅̅̅̅̅̅=A +B ̅̅̅̅̅̅̅̅=AB ，所以电路为与门。