计算机组成原理 [袁春风]chap6homework
计算机组成原理 [袁春风]chap1
计算机的结构
南京大学计算机系 多媒体技术研究所 袁春风
计算机的存储格式
南京大学计算机系 多媒体技术研究所 袁春风
计算机操作部分流程图
南京大学计算机系 多媒体技术研究所 袁春风
冯诺依曼结构的主要思想
*+, -. /0 1234'153 467 %8 97
南京大学计算机系 多媒体技术研究所 袁春风
非冯诺依曼计算机的发展
! 非冯诺依曼结构的计算机
ÛÜ%Ý ÞEF7ÀIßà ! áâãäáâ åæçãäèé! ÄÅ ! `á!8EFp+ÙÚ冯诺依曼结构
êÜ
南京大学计算机系 多媒体技术研究所 袁春风
南京大学计算机系 多媒体技术研究所 袁春风
公司的机
!
同在年出现 与
相比 价格更低 更小巧 因而被称为小型机
! "#"$创造了小型机的概念 并使之成为数 十亿美元的工业 使#%成为了最大的小型 机制造商 主要特点 首次采用总线结构 &'!总线包含了个独立的信号通道 用 以传送控制 地址和数据信号 这种结构具有 高度的灵活性 允许将模块插入总线以形成各 种配置
南京大学计算机系 多媒体技术研究所 袁春风
计算机的五个发展阶段
计算机时代划分
L =òó ABôõ {ÒØÝö÷ð£¤.
øùú û¶ú
问题 计算机的 基本功能是什么 问题 这些基本功 能如何实现
南京大学计算机系 多媒体技术研究所 袁春风
系列计算机
! !
IBM公司于1964年研制成功 引入了兼容机
兼容机的特征
第3章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)
• 64 •
10100 10101 +0 0 1 1 0 11010 10101 10101 01011 +00110 11011 01011 10110 10111 +00110 11100 10111 11001 01111 +00110 11111 01111 11110 11111 +00110 00100 11110 +00000 + 1 00100 11111 所以,[X/Y] 补=11111,余数为 00100。
商的数值部分为:00001。所以,[X/Y]原=00001 (最高位为符号位),余数为 0100。 (5) 将 10 和–6 分别表示成补码形式为:[10] 余数寄存器 R 余数/商寄存器 Q 00000 01010 +11010 11010 01010
补 补
先对被除数进行符号扩展,[10] 补=00000 01010,[6] 补 = 0 0110 说 明 开始 R0 = [X] R1=[X] +[Y] R1 与[Y]同号,则 q5 =1
6.设 A4A1 和 B4B1 分别是四位加法器的两组输入,C0 为低位来的进位。当加法器分别采用串行进位和先 行进位时,写出四个进位 C4 C1 的逻辑表达式。 参考答案: 串行进位: C1 = X1C0+Y1C0 + X1 Y1 C2 = X2C1+Y2C1 + X2 Y2 C3 = X3C2+Y3C2 + X3 Y3 C4 = X4C3+Y4C3 + X4 Y4 并行进位: C1 = X1Y1 + (X1+Y1)C0 C2 = X2Y2 + (X2 +Y2) X1Y1 + (X2+Y2) (X1+Y1)C0 C3 = X3Y3 + (X3 + Y3) X2Y2 + (X3 + Y3) (X2 + Y2) X1Y1 + (X3 + Y3) (X2 + Y2)(X1 + Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1+(X4+Y4)(X3+Y3) (X2+Y2)(X1+Y1)C0 7.用 SN74181 和 SN74182 器件设计一个 16 位先行进位补码加/减运算器,画出运算器的逻辑框图,并给出 零标志、进位标志、溢出标志、符号标志的生成电路。 参考答案(图略) :
计算机组成原理期末考试2013级试题答案
考试科目名称 计算机系统基础 (A 卷)2014—2015学年第 1 学期 教师 袁春风 路通 苏丰 唐杰 汪亮 考试方式:开卷 系(专业) 计算机科学与技术 年级 2013 班级 学号 姓名 成绩题号 一 二 三 四 五 六 七 八 九 十 十一 十二 十三 分数一个C 语言程序有两个源文件:main.c 和test.c ,它们的内容如下图所示。
假设在IA-32/Linux 平台上用GCC 编译驱动程序处理,main.c 和test.c 的可重定位目标文件名分别是main.o 和test.o ,生成的可执行文件名为test 。
回答下列问题或完成下列任务。
( 提示:IA-32为小端方式,字长为32位,即sizeof(int)=4,虚拟地址空间中的只读数据和代码段、可读写数据段都按4KB 边界对齐)一、从C 语言源程序到可执行文件test 的转换需要经过哪些步骤?简要说明每个步骤的工作内容。
(4分)参考答案: (略)二、已知数组a 在虚拟空间中首址为0x080496dc ,则0x080496e0到0x080496e3这4个单元内容依次是什么?若a 改为float 型(即main.c 第4行的int 改为float ),则这4个单元内容依次是什么?(6分) 参考答案:在0x080496e0到0x080496e3这4个单元中存放的是-100,-100=-(64+32+4)=-1100100B ,其对应的8位补码表示为10011100,在机器中的32位补码表示为FFFFFF9CH 。
因为IA-32是小端方式,因此,在0x080496e0到0x080496e3这4个单元的内容依次为:9CH 、FFH 、FFH 、FFH 。
(2分)若a 改为float 类型,则-100用IEEE 754单精度格式表示,因为-1100100B=-1.1001B 26,因此其机器数为1 10000101 100 1000 0000 0000 0000 0000,用十六进制表示为C2C80000H ,因此,在0x080496e0到0x080496e3这4个单元的内容依次为:00H 、00H 、C8H 、C2H 。
计算机组成与系统结构课后答案全清华大学出版社袁春风主编
第1章习题答案5.若有两个基准测试程序P1和P2在机器M1和M2上运行,假定M1和M2的价格分别是5000元和8000元,下表给出了P1和P2在M1和M2上所花的时间和指令条数。
请回答下列问题:(1)对于P1,哪台机器的速度快?快多少?对于P2呢?(2)在M1上执行P1和P2的速度分别是多少MIPS?在M2上的执行速度又各是多少?从执行速度来看,对于P2,哪台机器的速度快?快多少?(3)假定M1和M2的时钟频率各是800MHz和1.2GHz,则在M1和M2上执行P1时的平均时钟周期数CPI各是多少?(4)如果某个用户需要大量使用程序P1,并且该用户主要关心系统的响应时间而不是吞吐率,那么,该用户需要大批购进机器时,应该选择M1还是M2?为什么?(提示:从性价比上考虑)(5)如果另一个用户也需要购进大批机器,但该用户使用P1和P2一样多,主要关心的也是响应时间,那么,应该选择M1还是M2?为什么?参考答案:(1)对于P1,M2比M1快一倍;对于P2,M1比M2快一倍。
(2)对于M1,P1的速度为:200M/10=20MIPS;P2为300k/0.003=100MIPS。
对于M2,P1的速度为:150M/5=30MIPS;P2为420k/0.006=70MIPS。
从执行速度来看,对于P2,因为100/70=1.43倍,所以M1比M2快0.43倍。
(3)在M1上执行P1时的平均时钟周期数CPI为:10×800M/(200×106)=40。
在M2上执行P1时的平均时钟周期数CPI为:5×1.2G/(150×106)=40。
(4)考虑运行P1时M1和M2的性价比,因为该用户主要关心系统的响应时间,所以性价比中的性能应考虑执行时间,其性能为执行时间的倒数。
故性价比R为:R=1/(执行时间×价格)R越大说明性价比越高,也即,“执行时间×价格”的值越小,则性价比越高。
计算机组成与系统结构课后答案全(清华大学出版社袁春风主编)之令狐文艳创作
第 1 章习题答案令狐文艳5.若有两个基准测试程序P1和P2在机器M1和M2上运行,假定M1和M2的价格分别是5000元和8000元,下表给出请回答下列问题:(1)对于P1,哪台机器的速度快?快多少?对于P2呢?(2)在M1上执行P1和P2的速度分别是多少MIPS?在M2上的执行速度又各是多少?从执行速度来看,对于P2,哪台机器的速度快?快多少?(3)假定M1和M2的时钟频率各是800MHz和1.2GHz,则在M1和M2上执行P1时的平均时钟周期数CPI各是多少?(4)如果某个用户需要大量使用程序P1,并且该用户主要关心系统的响应时间而不是吞吐率,那么,该用户需要大批购进机器时,应该选择M1还是M2?为什么?(提示:从性价比上考虑)(5)如果另一个用户也需要购进大批机器,但该用户使用P1和P2一样多,主要关心的也是响应时间,那么,应该选择M1还是M2?为什么?参考答案:(1)对于P1,M2比M1快一倍;对于P2,M1比M2快一倍。
(2)对于M1,P1的速度为:200M/10=20MIPS;P2为300k/0.003=100MIPS。
对于M2,P1的速度为:150M/5=30MIPS;P2为420k/0.006=70MIPS。
从执行速度来看,对于P2,因为100/70=1.43倍,所以M1比M2快0.43倍。
(3)在M1上执行P1时的平均时钟周期数CPI为:10×800M/(200×106)=40。
在M2上执行P1时的平均时钟周期数CPI为:5×1.2G/(150×106)=40。
(4)考虑运行P1时M1和M2的性价比,因为该用户主要关心系统的响应时间,所以性价比中的性能应考虑执行时间,其性能为执行时间的倒数。
故性价比R为:R=1/(执行时间×价格)R越大说明性价比越高,也即,“执行时间×价格”的值越小,则性价比越高。
因为10×5000 > 5×8000,所以,M2的性价比高。
第7章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)
• 159 •
7. 假定以下 MIPS 指 令序列在图 7.18 所示 的流 水线数据通路中 执行:
addu $s3, $s1, $s0
subu $t2, $s0, $s3
流水线深度( Pipeline Depth) 流 水 线 冒 险 ( Hazar d) 控制冒险(Control hazard) 流水线阻塞( Pipeline stall) 空 操 作 ( nop) 分支预测(Branch predict) 动态分支预测(Dynamic predict) 分支 延迟槽(Delayed branch slot) 旁 路 ( Bypassing) IPC(Instructions Per Cycle) 动态多发射(Dynamic multiple issue) 超长指令字 VLIW 动态流水线(Dynamic pipelining) 指令分发(Instruction dispatch) 无序发射( out-of-order issue) 重排序缓冲(Reorder buffer) 乱序执行( out-of-order execution) 无序完成( out-of-order completion)
(1)插入 一个流水段寄 存器,得到 一个两级 流水线 (2)插 入两个流水段 寄存器,得 到一个三 级流水线 (3)插入 三个流水段寄 存器,得到 一个四级 流水线 (4)吞 吐量最大的流 水线 参考答案:
(1)两级流水线的平衡点在 C 和 D 之间,其前面一个流水段的组合逻辑延时为 80+30+60=170ps,后 面一 个流水 段的 组合逻 辑延时 为 50+70+10=130ps。这 样每个 流水段 都 以 最 长 延 时 调 整 为 170+20=190ps , 故 时 钟 周 期 为 190ps , 指 令 吞 吐 率 为 1/190ps=5.26GOPS,每条 指令的执行时 间为 2x190=380ps。
计算机组成原理袁春风
– 计算机具有高速、通用、准确和智能的特点。
内部特性
外部特性
高速高集成度器件
快速性
数字化编码信息
准确性
逻辑判断和处理
通用性
存储程序工作方式
智能性
3
整理ppt
1.1 计算机的功能和构成
计算机硬件的功能和结构
功能
数据处理 数据存储 数据传送 控制
内部结构
中央处理器(运算器) 存储器组织 输入/输出模块 中央处理器(控制器)
❖ 操作人员可以通过输入设备、输出设备和主机进行通 信。
3. 内部以二进制表示指令和数据。每条指令由操作码和地址 码两部分组成。操作码指出操作类型,地址码指出操作数 的地址。由一串指令组成程序。
4. 采用“存储程序”工作方式。
8
整理ppt
1.2 计算机发展简史
第二代:晶体管 1958~64年
–元器件:逻辑元件采用晶体管以外,其内存储器由 磁芯构成,磁鼓与磁带成为外存储器。
1. 计算机应由运算器、存储器、控制器、输入设备和输出设 备五个基本部件组成。
2. 各基本部件的功能是:
❖ 存储器不仅能存放数据,而且也能存放指令,形式上 两者没有区别,但计算机应能区分数据还是指令;
❖ 控制器应能自动执行指令;
❖ 运算器应能进行加/减/乘/除四种基本算术运算,并且也 能进行一些逻辑运算和附加运算;
– 微处理器和半导体存储器的技术发展迅猛,微型计算机出现。 使计算机以办公设备和个人电脑的方式走向“最终用户”。 半导体存储器 • 70年Fairchild公司生产出第一个相对大容量半导体存储器 • 74年位价格低于磁芯的半导体存储器出现,并快速下跌 • 从70年起,存储密度呈4倍提高(几乎是每3年)。 微处理器 • 微处理器芯片密度不断增加,使CPU中所有元件放在一块 芯片上成为可能。71年开发出第一个微处理器芯片4004。
计算机组成原理袁春风
计算机中数的表示
讲解计算机中负数的表示 方法,如原码、反码、补 码等。
编码的基本概念
阐述编码的定义、分类及 常用编码方法,如ASCII 码、Unicode编码等。
逻辑代数基础
逻辑变量的基本概念
介绍逻辑变量、逻辑函数的基本概念及表示方 法。
主存储器(Main Memory)
位于计算机主机内部,用于存放正在运行的程序和数据。
辅助存储器(Auxiliary Memo…
位于计算机主机外部,容量大、速度慢,用于长期保存信息。
主存储器
随机存取存储器(RAM)
只读存储器(ROM)
可读可写,断电后信息丢失, 用于存放临时数据和程序。
只读不写,断电后信息不丢失 ,用于存放固定程序和数据。
逻辑代数的基本运算
讲解逻辑与、逻辑或、逻辑非等基本运算的定 义、性质及运算规则。
逻辑函数的化简
阐述逻辑函数的化简方法,如公式法、卡诺图法等,以及化简在数字电路设计 中的应用。
门电路与组合逻辑电路
门电路的基本概念
介绍与门、或门、非门等基本门电路的工作原理及特性。
组合逻辑电路的分析与设计
讲解组合逻辑电路的分析方法,如真值表、逻辑表达式等,以及 组合逻辑电路的设计方法,如编码器、译码器、数据选择器等。
固态驱动器(SSD)
采用闪存作为存储介质,具有速度快、 无噪音、抗震动等优点,但价格较高。
网络存储
通过网络连接远程服务器上的存储设 备,具有容量大、可共享等优点,但 速度和安全性受网络影响。
05
中央处理器
CPU的功能和组成
控制单元(CU) 负责协调计算机各部件工作,包 括取指、分析指令和执行指令。
第9章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)
3. 假定一个政府机构同时监控100路移动电话的通话消息,通话消息被分时复用到一个带宽为4MBps的网络上,复用使得每传送1KB的通话消息需额外开销150µs,若通话消息的采样频率为4KHz,每个样本的量化值占16位,要求计算每个通话消息的传输时间,并判断该网络带宽能否支持同时监控100路通话消息?参考答案:每路移动电话1秒钟所要传输的数据量:4000HZ x(16/8)B=8000B=7.8125KB该网络传输1KB数据所需要的时间为:150µs+(1KB / 4MB)=394µs所以实际传输100路移动电话所需时间为:394µs/KB x7.8125KB x 100=0.31s因为0.31s小于1秒钟,故该网络带宽支持同时监控100路通话消息。
4.假定一个程序重复完成将磁盘上一个4KB的数据块读出,进行相应处理后,写回到磁盘的另外一个数据区。
各数据块内信息在磁盘上连续存放,并随机地位于磁盘的一个磁道上。
磁盘转速为7200RPM,平均寻道时间为10ms,磁盘最大数据传输率为40MBps,磁盘控制器的开销为2ms,没有其他程序使用磁盘和处理器,并且磁盘读写操作和磁盘数据的处理时间不重叠。
若程序对磁盘数据的处理需要20000个时钟周期,处理器时钟频率为500MHz,则该程序完成一次数据块“读出-处理-写回”操作所需的时间为多少?每秒钟可以完成多少次这样的数据块操作?参考答案:平均旋转等待时间:(1s / (7200/60)) / 2 ≈8.33/2 ≈4.17ms因为块内信息连续存放,所以数据传输时间:4KB / 40MBps ≈0.1ms平均存取时间T :寻道时间+ 旋转等待时间+ 数据传输时间= 10ms + 4.17ms + 0.1ms = 14.27ms读出时间(写回时间):14.27ms+2ms = 16.27ms数据块的处理时间:20000 / 500MHz ≈0.04ms因为数据块随机存放在某个磁道上,所以,每个数据块的“读出-处理-写回”操作时间都是相同的,所以完成一次操作时间:16.27ms x 2+0.04ms = 32.58ms每秒中可以完成这样的数据块操作次数:1s / 32.58ms ≈30次5. 假定主存和磁盘存储器之间连接的同步总线具有以下特性:支持4字块和16字块两种长度(字长32位)的突发传送,总线时钟频率为200MHz ,总线宽度为64位,每个64位数据的传送需1个时钟周期,向主存发送一个地址需要1个时钟周期,每个总线事务之间有2个空闲时钟周期。
2020年计算机组成与系统结构课后答案全(清华大学出版社 袁春风主编)
作者:旧在几作品编号:2254487796631145587263GF24000022时间:2020.12.13第 1 章习题答案5.若有两个基准测试程序P1和P2在机器M1和M2上运行,假定M1和M2的价格分别是5000元和8000元,下表给出了P1和P2在M1和M2上所花的时间和指令条数。
请回答下列问题:(1)对于P1,哪台机器的速度快?快多少?对于P2呢?(2)在M1上执行P1和P2的速度分别是多少MIPS?在M2上的执行速度又各是多少?从执行速度来看,对于P2,哪台机器的速度快?快多少?(3)假定M1和M2的时钟频率各是800MHz和1.2GHz,则在M1和M2上执行P1时的平均时钟周期数CPI各是多少?(4)如果某个用户需要大量使用程序P1,并且该用户主要关心系统的响应时间而不是吞吐率,那么,该用户需要大批购进机器时,应该选择M1还是M2?为什么?(提示:从性价比上考虑)(5)如果另一个用户也需要购进大批机器,但该用户使用P1和P2一样多,主要关心的也是响应时间,那么,应该选择M1还是M2?为什么?参考答案:(1)对于P1,M2比M1快一倍;对于P2,M1比M2快一倍。
(2)对于M1,P1的速度为:200M/10=20MIPS;P2为300k/0.003=100MIPS。
对于M2,P1的速度为:150M/5=30MIPS;P2为420k/0.006=70MIPS。
从执行速度来看,对于P2,因为100/70=1.43倍,所以M1比M2快0.43倍。
(3)在M1上执行P1时的平均时钟周期数CPI为:10×800M/(200×106)=40。
在M2上执行P1时的平均时钟周期数CPI为:5×1.2G/(150×106)=40。
(4)考虑运行P1时M1和M2的性价比,因为该用户主要关心系统的响应时间,所以性价比中的性能应考虑执行时间,其性能为执行时间的倒数。
计算机组成原理 [袁春风]chap4homework
思考题 (1). 为什么传统的RAM采用位片式芯片,而ROM采用字片 式芯片?zA (2). 为什么要在位片式芯片中设置片选信号? 作业题 (1). 解释下列名词: 存储单元 记忆单元 编址方式 编址单位 易失性存储器 随机存取存储器 相联存取存储器 存取周期 刷新 再生 (2). 书上习题1 (3). 书上习题2 (4). 书上习题3
1 南京大学计算机系 多媒体技术研究所 袁春风
第一次作业解答
思考题
(1)为什么传统的RAM采用位片式芯片,而ROM采用字片式芯片? 因为一般来说,RAM的容量要求大,而位片式芯片可在字方向上 扩充,用来组成容量很大的RAM。此外,位片式芯片引脚数少, 因而更可靠。ROM的容量一般不大,用1到2个字片式芯片就可 构成,成本低。 (2)地址线复用时,只需用一半的信号线。你认为这是以时间为代价的 吗?如果不是,请说明理由。 目前的技术而言,是以时间为代价的。(参看时序图) (3)为什么要在位片式芯片中设置片选信号? 便于在字方向上扩充。 作业题: (1) 解释下列名词: 存储单元 记忆单元 编址方式 易失性存储器 随机存取存储器 相联存取存储器 存取周期 EPROM EEPROM 刷新 再生
存储器逻辑框图 习题2 附图
4 南京大学计算机系 多媒体技术研究所 袁春风
CE 8KX8 WE
CE 8KX8 WE
...
CE 8KX8 WE
第一次作业解答
(3) 书中习题3(用64K×1位的DRAM芯片构成
256K×8位的存储器。假定一次刷新操作要一个读/写周期)
参考答案:
1)该存储器的逻辑框图(见下页) 2)所需芯片数:(256K/64K)×(8/1)=32(片)。 3)64K×1的芯片,假定内部结构为256×256。所以存储器刷新一遍至少 需要256次刷新操作。若采用分散刷新方式,则刷新信号周期应为:存储 周期的2倍。(若采用异步刷新方式,则刷新信号周期应为: 2ms/256≈7.8μs。 4)若采用集中刷新方式,则存储器刷新一遍最少用256个读/写周期。 注1:DRAM芯片的内部结构可从手册中查出。如不知芯片的内部结构, 按惯例可将芯片按n×n的结构处理,本例是64 K×1的芯片,则存储器刷 新一遍需要256次刷新操作。 注2:若由四个128×128的矩阵构成,则刷新时4个存储矩阵同时对128 个元素操作。刷新一遍只需要128次刷新操作。
计算机组成原理 [袁春风]chap5homework
参考答案: 直接地址:7位;变址位移量:7位;R:4位 最后还剩29-32=480种代码未用。
6 南京大学计算机系 多媒体技术研究所 袁春风
(1)
南京大学计算机系 多媒体技术研究所 袁春风
4
第一次作业解答
(3)
若存于程序计数器中的地址标记为x1,存于x1中的指令的地 址部分是x2,执行此指令所需的操作数存于地址为x3的存 储器字中。变址寄存器有值x4。若此指令的寻址方式是(a) 直接,(b)间接,(c)PC相对,(d)变址,上述这些量之间的 关系是什么? 参考答案:
5 南京大学计算机系 多媒体技术研究所 袁春风
第一次作业(2001/5/29)解答
(5)什么是RISC?它有何优点? 参考答案:(略) (6) 字长16位,存储器直接空间128字,变址位移量为
+63~-64,16个通用寄存器均可作变址寄存器,直 接寻址的二地址指令3条;变址寻址的一地址指令6 条;寄存器直接寻址的二地址指令8条;直接寻址 的一地址指令12条;不需地址的指令32条。 问:还有几种代码未用?
第5章 指令系统作业
南京大学计算机系 多媒体技术研究所 袁春风
1
第一次作业(2001/11/23)
书中习题1、2、5、9、10 (2) 解释下列名词: 机器语言 指令集 操作码 地址码 助记符 汇编程序(器) 大端序 小端序 边界对齐 CISC RISC (3) 若存于程序计数器中的地址标记为x1,存于x1中的指令的地 址部分是x2,执行此指令所需的操作数存于地址为x3的存 储器字中。变址寄存器有值x4。若此指令的寻址方式是(a) 直接,(b)间接,(c)PC相对,(d)变址,上述这些量之间的 关系是什么? (4) 一条PC相对方式的转移指令存于地址为620的存储器中。 它要转移到530的位置上。指令中的地址字段是10位长,其 二进制值是多少?
计算机组成原理--教学大纲
计算机组成原理教学大纲是计算机专业系统能力培养核心课程。
采用系统观、构造观和工程观的教学设计,研究冯诺依曼计算机各功能部件的工作原理与设计方法,指导大家进行系列组成原理实验,提升智能硬件设计及软/硬协同计算机系统编程能力!提升研究生入学组成原理备考能力。
课程概述“计算机组成原理”是一门理论性、工程性、技术性和实践性都很强的核心专业基础课程,在计算机学科系列课程中处于承上启下的作用。
课程教学目标是通过相关的教学活动,帮助学生理解计算机基本组成部件(包括运算器、控制器、存储器、输入/输出)的结构、工作原理、内部运行机制和设计方法。
加深学生对计算机软、硬件系统的整体化理解,建立硬件/软件协同的整机概念,并有效增强学生的计算机系统设计能力。
课程学习为研究生考试、后续课程(如系统结构,并行编程、嵌入式系统、接口技术)的学习,参加IT企业招聘等都奠定了坚实的基础。
本MOOC 课程具有如下特点:1.面向系统能力培养的教学设计结合课程特点与教学目标,创造性提出基于构造观、系统观、工程观的教学设计。
其中,构造观重在培养软/硬功能部件设计方法,提升部件级的设计能力;系统观强调硬件结构对软件执行正确性及性能的影响,提升学生软硬协同的系统分析与解决问题的能力;工程观训练考虑工程制约因素,选择恰当技术、优化工程的意识,提升系统实现能力。
2.精心设计实验内容结合教学团队多年系统能力培养实践教学经验,参考国际一流计算机专业相关课程的先进经验,引入了易学易用的免费开源虚拟仿真实验平台,本着理论实践一体化、实验目标系统化、课内课外协同化等原则,建立了逐层递进、立足计算机系统、设计型实验为主导的实践教学体系开发了系列原创的课程实验,引导学生从逻辑门电路开始逐步设计运算部件、存储器、数据通路和控制器、流水线冲突冒险机制直至完整的MIPS 流水CPU来深入理解计算机软硬件系统。
授课目标通过该课程的学习,使学生全面、系统地掌握冯·诺依曼结构计算机各组成部件的基本结构、工作原理、内部运行机制和基本设计方法;加深学生对计算机软、硬件系统的整体化理解,建立硬件/软件协同的整机概念,并有效增强学生的计算机硬件素养和软件协同的系统观,有效增强学生的计算机系统设计能力。
计算机组成原理 [袁春风]chap2homework
15
南京大学计算机系 多媒体技术研究所 袁春风
9
南京大学计算机系 多媒体技术研究所 袁春风
作业解答
2.书中习题10 参考答案:
(1) 无符号数:0~216 -1 (2) 原码定点小数:-(1-2-15 ) ~ (1-2-15 ) (3) 补码定点小数: -1 ~ (1-2-15 ) (4) 补码定点整数: -215 ~ 215- 1 (5) 浮点数:规格化正数形式:2-129~(1- 2-7)x 2127 (不考虑设隐藏位,负数是对称的) 最大正数:0.1111111 x 211111111 =(1- 2-7)x 2127 最小正数:0.1000000 x 200000000 =2-1x 2-128 =-129
5
南京大学计算机系 多媒体技术研究所 袁春风
作业解答
(4) 已知 [x]补,求x ① [x]补=1.1100111 ② [x]补=10000000 ③ [x]补=0.1010010 ④ [x]补=11010011 参考答案: ① (-0.0011001 )2 ② -128 ③ (+0.101001 )2 ④ (-101101)2=-45 (5) 已知 [x]补=1.1001110,分别求: [2x]补= ? [4x]补= ? [-x]补=? 参考答案: [2x]补=1.10011100=1.001110 [4x]补=1.100111000 移出高位中有非符号0,所以溢出。 [-x]补=0.0110010
14
南京大学计算机系 多媒体技术研究所 袁春风
Байду номын сангаас 作业解答
习题14
1001110 1001 1000111000 1001 0011 0111 1111 1001 1100 1001 1010 1001 0110 0000 110 X3.M(x)÷G(x)=(x9+x5+x4+x3)÷(x3 + 1)=x2+x
第6章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)
习题1.给出以下概念的解释说明。
指令周期(Instruction Cycle)机器周期(Machine Cycle)同步系统(Synchronous system)时序信号(Timing signal)控制单元(Control Unit, CU)执行部件(Execute Unit,EU)组合逻辑元件(Combinational logic element)或操作元件(Operate element)时序逻辑元件(Sequential logic circuit)或状态元件(State element)多路选择器(Multiplexor)扩展器(Extension unit)“零”扩展(0- extend)“符号”扩展(Sign extend)算术逻辑部件ALU(Arithmetic Logic Unit)加法器(Adder)CPU总线(CPU Bus)寄存器堆(Register file)定时方式(Clocking methodology)边沿触发(Edge-triggered)寄存器写信号(Register Write)指令存储器(Instruction Memory)数据存储器(Data Memory)程序计数器(Program Counter)指令寄存器(Instruction Register)指令译码器(Instruction Decoder)时钟周期(Clock Cycle)主频(CPU Clock Rate / Frequency 转移目标地址(Branch target address)控制信号(Control signal)微程序控制器(Microprogrammed control)硬布线控制器(Hardwared control)控制存储器(Control Storage,控存CS)微代码(Microcode)微指令(Microinstruction)微程序(Microprogram)固件(Firmware)中断过程(Interrupt Processing)异常(Exception)故障(fault)自陷(Trap) 终止(Abort)中断(Interrupt)中断服务程序(Interrupt Handler)中断允许位(Interrupt Enable Bit)关中断(Interrupt OFF)开中断(Interrupt ON)中断响应(Interrupt Response)向量中断(Vector Interrupt)中断向量(Interrupt vector)中断向量表(Interrupt vector table)向量地址(vector Address)中断类型号(Interrupt number)2. 简单回答下列问题。
计算机组成原理 [袁春风]chap6-2
计数器法微程序控制器的基本结构 图6.21 微程序控制器的基本组织
南京大学计算机系多媒体研究所 袁春风 22
2.下址字段法
基本思想:
– 单分支时:直接在微指令中给出下条微地址。 – 多分支时:在下址字段中给出其中一个转移目标B1, 在转移测试字段给出要测试的条件,根据反馈的条件 码来修改B1中的若干位,使能转移到不同的地方。
微程序设计的任务
−设计微指令格式 −编制微程序 微程序设计人员必须除了有编制程序的知识外, 还必须非常熟悉计算机个部分的数据通路、微命 令系统、时序系统等。
南京大学计算机系多媒体研究所 袁春风 5
Wilkes微程序控制器
IR
微地址寄存器Ⅱ
下条微指令地址
G
微地址寄存器Ⅰ
时钟
微地址 译码器
条件信号 控制信号
南京大学计算机系多媒体研究所 袁春风
19
6.10.3.2 微程序的执行顺序控制
什么是微程序执行顺序的控制?
– 指在现行微指令执行完毕后,怎样控制产生下一条 微指令的地址。
怎样控制微程序的执行顺序?
– 通过在本条微指令中明显或隐含地指定下条微指令 在控存中的地址来控制。
微指令地址的产生方法有两种:
– 计数器法:下条微指令地址隐含在微程序计数器
μPC中。
– 下址字段法:在本条微指令中明显地指定下条微指令
的地址。
南京大学计算机系多媒体研究所 袁春风 20
1.计数器法
基本思想:
类似于程序中的指令,微程序执行也会遇到顺序和跳转。 – 顺序时:μPC加1后送μPC。
– 跳转时:通过微地址发生器以及相应的条件码和标志,生 成转移地址送μPC(转移微指令) 。
优缺点:
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
南京大学计算机系多媒体研究所 袁春风
4
第三次作业
3. 给定运算部件和微指令格式如 下图所示。微指令的五位代码 C 为“1”时分别执行下列传送动 作, 半加器 为“0”时不送: c a a.寄存器A的内容送半加器; b b.寄存器B的内容送半加器; B A c.寄存器C的内容送半加器; e d d.寄存器C的内容送寄存器A; e.寄存器C的内容送寄存器B。 规定每条微指令执行结束前, 微指令格式:a b c d e 半加器结果自动送入寄存器C。 请编写一个微程序使A、B两 个寄存器的内容互换。
南京大学计算机系多媒体研究所 袁春风
3
第三次作业
1.请说明水平型微指令和垂直型微指令的基本思想和 优缺点。 2.微程序控制器容量为1024×48,微程序可以实现 整个空间的转移,控制微程序转移的条件共有6个, 微指令采用水平格式,微地址由下地址字段确定。 请设计微指令的格式,各字段应为多少位?为什么?
2
第2次作业(2001/12/4)
1.名词解释 微操作 微操作信号 微操作信号形成部件 指令部件 时序部件 节拍 指令周期 机器周期 PLA 组合逻辑设计 2. 什么是时序系统?为什么需要时序系统? 3. 指令和数据都存放在内存,如何识别从内存存 储器取出来的是指令还是数据? 4. 微操作信号有哪些条件决定?
南京大学计算机系多媒体研究所 袁春风 6
补充说明:
某计算机内部采用单总线,共有16个通用寄存器, 要实现ADD #I,Rn指令,这条指令的功能是:将立 即数I与寄存器Rn的内容相加,并把和数送入Rn中 去,指令格式如下: 双字节指令: 7 6 5 4 3 2 1 0 试设计这条指令的指令 操作码 Rn 流程图和操作时序图。 立即数I 提示: FETCH:((PC))=>IR,(PC)+1=>PC SOF:(Rn)=>BR DOF: ((PC))=>Y,(PC)+1=>PC EXE:(BR)+(Y)=>Rn
南京大学计算机系多媒体研究所 袁春风 9
补充题目
3. 习题集第六章第16题
I1:a b c d e I2:a d f g I3:b h I4:c I5:c e g i I6:a h j I7:a d h I8:a b i 参考答案: 要充分考虑并行性,因而至少要分5个字段,使I1 中的a b c d e分别分在不同的字段内; 要使其控制位最少,应使字段数尽量少,因而最多 分成5个字段。 a和哪个都可能并行,所以它本身占一个字段。… {a} {b,g,j} {c,f,h} {d,i} {e} {a} {b,g} {c,f,h} {d,I,j} {e}
南京大学计算机系多媒体研究所 袁春风 8
第3次作业解答
4.习题集第六章第17题 参考答案:注意两点 (1) 半加器的功能:实现两个输入的半加和送C。 C (2) 在每条微指令执行结束前,半加器结果自动送C。 A和B两个寄存器互换的微程序如下: 半加器 11000 A⊕B→C c a b 01110 C→A ,C⊕B→C B A 10101 C→B ,C⊕A→C 00010 C→A e d 曾经有过的错误: ① 10000 A→C 01001 B→C C→B 00010 C→A ② 11000 A⊕B→C 10100 A⊕C→C 11010 C→A ,A⊕B→C 01100 C⊕B→C 00001 C→B
第6章 中央处理器组织作业
南京大学计算机系 多媒体技术研究所 袁春风
1
第一次作业
(1) 名词解释: 指令周期 间接子周期 指令流水线 先行控制 数据相关 CISC RISC (2) 简答题: ① 影响指令南京大学计算机系多媒体研究所 袁春风
南京大学计算机系多媒体研究所 袁春风 7
第3次作业解答
1.请说明水平型微指令和垂直型微指令的基本思想和 优缺点。 参考答案(略) 2.微程序控制器容量为1024×48,微程序可以实现整 个空间的转移,控制微程序转移的条件共有6个, 微指令采用水平格式,微地址由下地址字段确定。 请设计微指令的格式,各字段应为多少位?为什么? 参考答案:转移地址或下址字段位数:10(1024=210) 转移控制字段位数:3位(23〉6+1=7) 单分支: 47 13 12 10 9 0 下址字段 微操作码字段 000 多分支: 47 13 12 10 9 0 微操作码字段 转移控制 转移地址字段
南京大学计算机系多媒体研究所 袁春风 10
南京大学计算机系多媒体研究所 袁春风 5
第2次作业解答
1.名词解释 微操作 微操作信号 微操作信号形成部件 指令部件 时序部件 节拍 指令周期 机器周期 PLA 组合逻辑设计 参考答案(略) 2. 什么是时序系统?为什么需要时序系统? 参考答案(略) 3. 指令和数据都存放在内存,如何识别从内存存储器取出来 的是指令还是数据? 参考答案:不是靠形式来区分,而是由时序控制的。取指 周期取来的总是指令。 4. 微操作信号有哪些条件决定? 参考答案(略)