第七章 C54x片内外设、接口及应用-主机接口
合集下载
DSP原理与应用(张卫宁)课后习题答案
第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。
(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4) 用通用的可编程DSP芯片实现。
与单片机相比，DSP芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的DSP芯片实现。
在一些特殊的场合，要求的信号处理速度极高，用通用DSP 芯片很难实现（6）用基于通用dsp核的asic芯片实现。
2、简单的叙述一下dsp芯片的发展概况？答：第一阶段，DSP的雏形阶段（1980年前后）。
代表产品：S2811。
主要用途：军事或航空航天部门。
第二阶段，DSP的成熟阶段（1990年前后）。
代表产品：TI公司的TMS320C20主要用途：通信、计算机领域。
第三阶段，DSP的完善阶段（2000年以后）。
代表产品：TI公司的TMS320C54主要用途：各个行业领域。
3、可编程dsp芯片有哪些特点？答：1、采用哈佛结构（1）冯。
诺依曼结构，（2）哈佛结构（3）改进型哈佛结构2、采用多总线结构3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的dsp指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。
诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯。
诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
第7章 TMS320C54x片内外设
主机接口
主机接口
HPI8/16的标准特性如下： 1）连续访问（自动增加）或随机访问传送； 2）主机和C54x中断功能。
增强型部分特性如下： 1）通过DMA通道访问整个片内RAM； 2）在仿真期间连续传输的能力； 3）16位双向数据总线； 4）多数据检测和控制信号允许无缝连接多个主机； 5）在混合模式中使用18位地址总线来访问内部存储器。 HPI具有两种工作模式： 1）共用访问模式(SAM)。 2）仅仅主机访问模式(HOM)。
定时器 2、初始化定时器可采用如下步骤： (1) 将TCR中的TSS位置1，停止定时器。 (2) 加载PRD。 (3) 重新加载TCR以初始化TDDR。
(4) 重新启动定时器。通过设置TSS位为0，并设置TRB位为l
以重载定时器周期值，使能定时器。 3、使能定时器中断的操作步骤如下(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。
停止模式
外部时钟源，PLL×1
停止模式
时钟产生器
2、软件可编程PLL
两种时钟方式： （1）PLL模式：输入时钟乘以从0.25～15共31档系数之一； （2）DIV(分频)模式：输入时钟CLKIN的2分频或4分频。
表7-3 复位时设置的时钟方式
引脚状态
CLKMD1 CLKMD2 CLKMD3
CLKMD寄 存器复位值 0000h 9007h 4007h
16
装载控制 逻辑 RSR(16) 清0 字节/字 计数器 时钟 清0 时钟 装载控制 逻辑 装载
16
RXR-XSR 传送时 的发送中断 XINT XSR(16) 字节/字 计数器 发送 数据
C54x DSP片内外设
Copyright © 2003 Texas Instruments. All rights reserved.
HPI接口框图
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
HPI的外部接口为8位的总线，通过两个连续的8位字节组 合在一起形成一个16位字，HPI就可以为C54x DSP提供16位 的数。当主机使用HPI寄存器执行一个数据传输时， HPI控制 逻辑自动执行对一个专用2K字的HPI内部的双访问RAM的访 问，以完成数据处理。 C54x DSP然后可以在它的存储器空 间访问读写数据。HPI RAM也可以用作通用目标双访问数据 或程序RAM。 HPI具有两种工作模式： ☆ 共用访问模式（SAM）——此模式，主机和C54x DSP 都 能访问HPI存储器。异步的主机访问可以在HPI内部重新得到 同步。 ☆ 仅仅主机访问模式（HOM）——此模式，只有主机可以访 问HPI， C54x DSP 处于复位状态或者处于IDLE2空闲状态。
CLKMD各位 定义续
Copyright © 2003 Texas Instruments. All rights reserved.
PLL乘法系数
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
C54x DSP 片内都有一个标准主机接口（ HPI ）。HPI 是一个8位并行口，用来与主设备或主处理器与C54x DSP 的 接口。信息在C54x DSP 和主机间通过C54x DSP 存储器进 行交换，主机和C54x DSP 均可以访问存储器。 主机是HPI的主控者， HPI作为一个外设与主机相连接， 使主机的访问操作很容易。主机通过以下单元与HPI通信： 专用地址和数据寄存器、 HPI控制寄存器以及使用外部数据 和接口控制信号。主机和C54x DSP 都可以访问HPI控制寄 存器。 下面给出HPI的接口框图：
第7章 TMS320C54x片内外设、接口及应用
14
2．控制寄存器HPIC
控制位 H主PI机控状态制位’C的5态4x功状 能：
功能说明
HINT 读/写
读/写
’C54x向主机发出中断位。这一位决定HINT输出端的状 态，用来对主机发出中断。 复位后，HINT=0，外部HINT输出端无效(高电平)。该位 只能由’C54x置位，也只能由主机将其复位。 当外部HINT引脚无效(高电平)时，’C54x和主机读HINT 位为0；当HINT为有效（低电平）时,读为1
1. 定时器的组成 定时器主要由定时寄存器TIM、定时周期寄存
器PRD、定时控制寄存器TCR及相应的逻辑控制电路 组成。
寄存器TIM、PRD和TCR是存储器映像寄存器， 地址分别为0024H、0025H和0026H。
19
1. 定时器的组成
1 3
周期寄存器 PRD
定时寄存器 TIM 借位
主定时模块
9
HPI与主机连接的信号名称和功能:
HBIL: 字节识别信号，与主机地址线或控制线连 接，用于识别主机传送来的是第几字节。
当HBIL=0时，为第1字节；当HBIL=1时，为第2 字节。第1个字节是高字节还是低字节，由HPIC寄存 器中的BOB位决定。 HRDY: HPI准备好端，与主机异步准备好线相连。
22
2. 定时器工作原理 主定时模块包括PRD和TIM,由预定标模块定时，
预定标模块每输出一个时钟，TIM减1。当TIM减到0 后，TIM装入PRD的值。
当设备复位(SRESET=1)或者定时器复位(TRB=1) 时，PRD的内容将装入TIM中。
主定时模块的定时中断(TINT)信号输出至CPU以 及定时器的输出引脚TOUT。
13
2．控制寄存器HPIC
第7章TMS320C54XDSP片内外设—09.11
8
片上外设
常用特殊功能寄存器 l 辅助寄存器（AR0-AR7） 8个16位的辅助寄存器（AR0-AR7）能被算术逻辑单元ALU访问，也
能被辅助寄存器算术单元ARAU修改，其主要功能是产生16位的数据 空间地址，也能用来作为通用寄存器和计数器。
l 循环缓冲寄存器（BK） 循 环缓冲寄存器（BK）被用来通过ARAU在循环寻址中确定数据循
三个定 时器寄 存器控 制定时 器操作
18
片上外设
3个与定时器相关的寄存器用来控制定时器操作，它们都是存储器 映像寄存器，位于数据存储区的第0页上。 寄存器 TIM PRD TCR
Timer0 地址 Timer1 地址
说明
定时器寄存器， CLKOUT时钟每计数 一次自动减1
定时 器 周 期 寄 存 器 ， 当TIM 减 为0 后 ， CPU自动将PRD的值装入TIM
11
PLL DIV
PLL分频因子，与PLL MUL及PLL NDIV共同决定实际频率。
10—3
PLL COUNT PLL ON/OFF
PLL计数器，每输入16个CLKIN后减1，用以设定PLL从启 动到频率锁定之间的时间，保证频率转换的可靠性。 PLL通/断控制位, PLL ON/OFF与PLL NDIV共同决定PLL 是否工作。 当PLL ON/OFF与PLL NDIV均为0时, PLL断开,其余情况 PLL工作。 时钟工作方式选择位，为0，分频（DIV）方式；为1， 倍频（PLL）方式。 同时该位还与PLL MUL或PLL DIV共同决定实际频率。 PLL状态位,指示当前时钟发生器的工作方式（只读）。 为0，表示在分频（DIV）方式； 14 为1，表示在倍频（PLL）方式。
辅助寄存存器0 辅助寄存存器1 辅助寄存存器2 辅助寄存存器3 辅助寄存存器4 辅助寄存存器5 辅助寄存存器6 辅助寄存存器7 堆栈指针寄存器 循环缓冲大小寄存器 块重复计数寄存器 块重复首址寄存器 块重复尾址寄存器 处理器方式状态寄存器 扩展程序计数寄存器 保留
DSP'C54x的硬件结构
各部分的功能
⑥ I/O口
’C54x共有两个通用I/O引脚（BIO和XF）。 BIO：主要用来监测外部设备的工作状态； XF：用来给外部设备发送信号。 ’C54x芯片还配有主机接口（HPI）、同步串行 口和64K字I/O空间。 HPI和串行口可以通过设置，用作通用I/O。 64K字的I/O空间可通过外加缓冲器或锁存电路， 配合外部I/O读写控制时序构成片外外设的控制电路。
TMS320C54x的硬件结构
’C54x的基本结构
TMS320C54x（简称’C54x）是TI公司为实
现低功耗、高速实时信号处理而专门设计的16位定 点数字信号处理器，采用改进的哈佛结构，具有高
度的操作灵活性和运行速度，适应于远程通信等实
时嵌入式应用的需要，现已广泛地应用于无线电通
信系统中。
TMS320C54x的硬件结构
串行口
并行口 定时器 计数器
中断
CPU
TMS320C54x的硬件结构
各部分的功能
① 中央处理器CPU
采用了流水线指令执行结构和相应的并行处理结构，可
在一个周期内对数据进行高速的算术运算和逻辑运算。
② 内部总线结构
由一组程序总线、三组数据总线和四组地址总 线组成，可在一个指令周期内产生两个数据存储地 址，实现流水线并行数据处理。
TMS320VC5402
37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72
TMS320C54x的硬件结构
’ C54x的引脚功能
TMS320C5402引脚：
● 具有符合IEEE1149.1标准的片内仿真接口。
1-TMS320C54x的硬件结构
20
TMS320C54x的硬件结构
中央处理单元（CPU）
桶形移位器
桶形移位器能把输入的数据进行0到31位的左移和0到16位的右移。
桶形移位器的功能框图
21
TMS320C54x的硬件结构
中央处理单元（CPU）
桶形移位器
桶形移位寄存器的输入可以为： ①DB,取得16位输入数据； ②DB和CB ,取得32位输入数据； ③40位累加器A或B。 桶形移位寄存器的输出连到： ① ALU的一个输入端， ②经过MSW/LSW（最高有效字/最低有效字）写选择单元至EB 总线。
TMS320C54x的硬件结构
TMS320C54x的内部结构和主要特性
TMS320C54x的主要特性
1.CPU 部分 先进的多总线结构（1条程序总线、3条数据总线和4条对应的 地址总线）。 40位算术逻辑运算单元（ALU），包括1个40位桶形移位寄存 器和2个独立的40位累加器。 17位×17位并行乘法器与40位专用加法器相连，用于非流水线 式单周期乘法/累加（MAC）运算。 比较、选择、存储单元（CSSU），用于加法、比较、选择运 算。 指数编码器，是一个支持单周期指令EXP的专用硬件，可以在 单个周期内计算40位累加器中数值的指数。 双地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算 6 单元（ARAU）。
23
乘法器/加法器单元
乘法器输入： X:T，A, DB0~15 Y:A, DB0~15, CB0~15, PB0~15 乘法器输出：加法器 加法器输入： X:乘法器 Y：A,B, 加法器输出：A,B,0零 乘法器/加法器单元功能框图
12
TMS320C54x的硬件结构
总线结构
(3) 4条地址总线（PAB、CAB、DAB和EAB） 4条地址总线（PAB、CAB、DAB和EAB）用于传送执行指 令所需要的地址。 TMS320C54x可以利用两个辅助寄存器算术运算单元 （ARAU0 和 ARAU1），在每个周期产生两个数据存储器 的地址。 TMS320C54x还有一条访问片内外设的片内双向总线。这条 双向总线通过CPU接口内的总线交换器与DB和EB相连。利 用这条双向总线的访问过程需要2个或更多个周期来读/写， 具体时间取决于外围电路的结构。由此可见，DSP处理系统 中应当尽量避免器件内外大量数据交换，以保证系统高速特 13 性。
TMS320C54x的硬件结构
中央处理单元（CPU）
桶形移位器
桶形移位器能把输入的数据进行0到31位的左移和0到16位的右移。
桶形移位器的功能框图
21
TMS320C54x的硬件结构
中央处理单元（CPU）
桶形移位器
桶形移位寄存器的输入可以为： ①DB,取得16位输入数据； ②DB和CB ,取得32位输入数据； ③40位累加器A或B。 桶形移位寄存器的输出连到： ① ALU的一个输入端， ②经过MSW/LSW（最高有效字/最低有效字）写选择单元至EB 总线。
TMS320C54x的硬件结构
TMS320C54x的内部结构和主要特性
TMS320C54x的主要特性
1.CPU 部分 先进的多总线结构（1条程序总线、3条数据总线和4条对应的 地址总线）。 40位算术逻辑运算单元（ALU），包括1个40位桶形移位寄存 器和2个独立的40位累加器。 17位×17位并行乘法器与40位专用加法器相连，用于非流水线 式单周期乘法/累加（MAC）运算。 比较、选择、存储单元（CSSU），用于加法、比较、选择运 算。 指数编码器，是一个支持单周期指令EXP的专用硬件，可以在 单个周期内计算40位累加器中数值的指数。 双地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算 6 单元（ARAU）。
23
乘法器/加法器单元
乘法器输入： X:T，A, DB0~15 Y:A, DB0~15, CB0~15, PB0~15 乘法器输出：加法器 加法器输入： X:乘法器 Y：A,B, 加法器输出：A,B,0零 乘法器/加法器单元功能框图
12
TMS320C54x的硬件结构
总线结构
(3) 4条地址总线（PAB、CAB、DAB和EAB） 4条地址总线（PAB、CAB、DAB和EAB）用于传送执行指 令所需要的地址。 TMS320C54x可以利用两个辅助寄存器算术运算单元 （ARAU0 和 ARAU1），在每个周期产生两个数据存储器 的地址。 TMS320C54x还有一条访问片内外设的片内双向总线。这条 双向总线通过CPU接口内的总线交换器与DB和EB相连。利 用这条双向总线的访问过程需要2个或更多个周期来读/写， 具体时间取决于外围电路的结构。由此可见，DSP处理系统 中应当尽量避免器件内外大量数据交换，以保证系统高速特 13 性。
第7章 TMS320C54x片内外设
§4.3 串行口
TMS320C54X的串口有4种类型： 标准同步串口 缓冲同步串口 时分复用串口 多通道缓冲串口
一. 同步串行I/O口 同步串行口为高速全双工串行口，它可与 编码器、模拟／数字转换器等外部串行器 件直接通信。 当’54x上有—个以上同步串行口时，这 些串行口相同，但各自独立。各串行口工 作在l／4的机器周期(CLKOUT）频率。 同步串行口的发送器和接收器均为双向缓 冲的，并可由外部可屏蔽中断信号独立控 制。数据可划分为字节或字的形式。
1பைடு நூலகம்
1
The HCS input serves primarily as the enable input for the HPI the HDS1and HDS2 signals control the HPI data transfer
与主机接口相关的寄存器
Name Address Description HPIA – HPI address register. Directly accessible only by the host. Contains the address in the HPI memory at which the current access occurs. HPI control register. Directly accessible by either the host or by the C54x DSP. HPI data register. Directly accessible only by the host. Contains the data that was accessed from the HPI memory
1
0
Host can read or write the address register, HPIA. This register points to the HPI memory.
DSP原理及应用TMS320C54x片内外设及应用实例
应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领 域也在不断拓展，需要不断探索新的应用场景和市 场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强 人才培养和生态系统建设，建立完善的开发 环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算 法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统 等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分 析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口， 如串行通信接口、并行输入输出接口等，方便与外部设备进行 数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内 部结构，导致其价格较高，增加了应用成本。
TMS320C54x片内外设
第七章 TMS320C54x 的片内外设
§7.1 通用I/O §7.2 定时器 §7.3 时钟产生器 §7.4 主机接口 §7.5 串行口 §7.6 外部总线 §7.7 TMS320C54x外部引脚 §7.8 小结
【重点难点】
★ 时钟发生器的实现方式 ★ 可编程定时器的原理和应用 ★ 主机接口HPI的原理和使用方法 ★ 串行口的四种形式及其使用方法 ★ 可编程分区转换逻辑 ★ 软件可编程等待状态发生器
TIM（定时器寄存器）是一个减1计数器。 PRD（定时器周期寄存器）提供计数周期。 TCR（定时器控制寄存器）对定时器的状态进行控制。
保定数定到两123）））留时加0时位后SSS，器载器结ooo，总T重fff预合tttTI===M为新先使D01x，，，，D0加标用RPFFF载定，位Srrreee控C计以eee域重===制数决中001新位：：：器定的装。定定不。在数定定载用时时考这用加时时T来器器虑是高载D器周复立在S一D级到分 期oR位即计个编fP中频。t位片S停数减程的系当C，内止器1语，值计数P定定工减言S定位TTT。数。C时SS时I作到调M时时T器按SS减器器0减R试==器，时，此到B01继，1程停T定定总停当分0续S当序后止时时是止P频S运T遇，S位状器器读工R系C行到以清B态启停成作数减=断P0位动止0对1，D时点。工工DC定，时RL用作作时K中以定于O器的P时停UR立数T器止D进即加的中或行开载工的启分始P作动S频定状C定，时。态时以。：器改，变复
定时器
例7-1 设CPU时钟频率为100MHz，利用内部定时中断在XF
引脚产生周期为1s的方波。
.title "Square .asm";为汇编源程序取名
.mmregs
.def _c_int00
§7.1 通用I/O §7.2 定时器 §7.3 时钟产生器 §7.4 主机接口 §7.5 串行口 §7.6 外部总线 §7.7 TMS320C54x外部引脚 §7.8 小结
【重点难点】
★ 时钟发生器的实现方式 ★ 可编程定时器的原理和应用 ★ 主机接口HPI的原理和使用方法 ★ 串行口的四种形式及其使用方法 ★ 可编程分区转换逻辑 ★ 软件可编程等待状态发生器
TIM（定时器寄存器）是一个减1计数器。 PRD（定时器周期寄存器）提供计数周期。 TCR（定时器控制寄存器）对定时器的状态进行控制。
保定数定到两123）））留时加0时位后SSS，器载器结ooo，总T重fff预合tttTI===M为新先使D01x，，，，D0加标用RPFFF载定，位Srrreee控C计以eee域重===制数决中001新位：：：器定的装。定定不。在数定定载用时时考这用加时时T来器器虑是高载D器周复立在S一D级到分 期oR位即计个编fP中频。t位片S停数减程的系当C，内止器1语，值计数P定定工减言S定位TTT。数。C时SS时I作到调M时时T器按SS减器器0减R试==器，时，此到B01继，1程停T定定总停当分0续S当序后止时时是止P频S运T遇，S位状器器读工R系C行到以清B态启停成作数减=断P0位动止0对1，D时点。工工DC定，时RL用作作时K中以定于O器的P时停UR立数T器止D进即加的中或行开载工的启分始P作动S频定状C定，时。态时以。：器改，变复
定时器
例7-1 设CPU时钟频率为100MHz，利用内部定时中断在XF
引脚产生周期为1s的方波。
.title "Square .asm";为汇编源程序取名
.mmregs
.def _c_int00
DSP原理及应用课后答案
第二章3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？当OVLY= 0 时，程序存储空间不使用内部RAM。
当OVLY= 1 时，程序存储空间使用内部RAM。
内部RAM 同时被映射到程序存储空间和数据存储空间。
当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。
DROM=0：0000H~3FFFH——内部RAM ；4000H~FFFFH——外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。
4 、TMS320C54x 芯片的片内外设主要包括哪些电路？①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB；⑥执行X。
执行指令，写数据加载EB。
6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。
由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。
第7章基本系统设计
例如：SSBX XF ；引脚置1 RSBX XF ；引脚复位
第7章 TMS320C54x基本系统设计
2) BSP引脚用作通用I/O
在满足下面两个条件的情况下能将串口的引脚(CLKX、 FSX、DX、CLKR、FSR和DR)用做通用的I/O引脚。 (1) 串口的相应部分处于复位状态，即寄存器SPC[1，2]中的 (R/X)RST＝0。 (2) 串口的通用I/O功能被使用，即寄存器PCR中的 (R/X)IOEN＝1。
第7章 TMS320C54x基本系统设计 7.3 A/D和D/A接口设计
3) TLC7528与TMS320VC5402的接口设计
TLC7528与C5402的接口电路如图所示。TLC7528电源采用5V供电，因此 DB0～DB7与D0～D7直接相连。/CS是片选脚，可以利用DSP的IS与地址线A15 经过译码产生片选信号，其地址为7FFFH，/DACA、/DACB为输出通道选择 信号，本电路只使用一个输出DACA，因此直接将此引脚和/CS短接。选择单 极性输出，RFBA端输入运放反馈信号。模拟电压信号从VOA输出。
第7章 TMS320C54x基本系统设计 7.3 A/D和D/A接口设计
2）并行A/D转换器TLV1571的 特点
(1) 与DSP和微控制器兼容的并 行接口。
(2) 二进制/2的补码输出。
(3) 硬件控制的扩展采样。
(4) 硬件或软件启动转换。
3）并行A/D转换器TLV1571的引 脚
说明：
/CSTART:硬件采样和转换启动输入，下 降沿启动采样，上升沿启动转换 /INT/EOC:转换结束/中断
TLC5617数字输入端带有施密特触发器，具有较高的噪声 抑制能力。输入数据更新速率为1.21MHz，数字通信协议符 合SPI、QSPI、Microwire标准。
第7章 TMS320C54x基本系统设计
2) BSP引脚用作通用I/O
在满足下面两个条件的情况下能将串口的引脚(CLKX、 FSX、DX、CLKR、FSR和DR)用做通用的I/O引脚。 (1) 串口的相应部分处于复位状态，即寄存器SPC[1，2]中的 (R/X)RST＝0。 (2) 串口的通用I/O功能被使用，即寄存器PCR中的 (R/X)IOEN＝1。
第7章 TMS320C54x基本系统设计 7.3 A/D和D/A接口设计
3) TLC7528与TMS320VC5402的接口设计
TLC7528与C5402的接口电路如图所示。TLC7528电源采用5V供电，因此 DB0～DB7与D0～D7直接相连。/CS是片选脚，可以利用DSP的IS与地址线A15 经过译码产生片选信号，其地址为7FFFH，/DACA、/DACB为输出通道选择 信号，本电路只使用一个输出DACA，因此直接将此引脚和/CS短接。选择单 极性输出，RFBA端输入运放反馈信号。模拟电压信号从VOA输出。
第7章 TMS320C54x基本系统设计 7.3 A/D和D/A接口设计
2）并行A/D转换器TLV1571的 特点
(1) 与DSP和微控制器兼容的并 行接口。
(2) 二进制/2的补码输出。
(3) 硬件控制的扩展采样。
(4) 硬件或软件启动转换。
3）并行A/D转换器TLV1571的引 脚
说明：
/CSTART:硬件采样和转换启动输入，下 降沿启动采样，上升沿启动转换 /INT/EOC:转换结束/中断
TLC5617数字输入端带有施密特触发器，具有较高的噪声 抑制能力。输入数据更新速率为1.21MHz，数字通信协议符 合SPI、QSPI、Microwire标准。
DSP-TMS320C54X片内外设和中断系统-课件
3.1 片内外设与外部引脚简介
3.1 片内外设与外部引脚简介
所有的TMS320C54X，它们的CPU都相同，但是连接 到CPU的外围电路就不一定相同。TMS320C54X的在片外 围电路如下： ■通用I/O引脚 ■定时器 ■时钟发生器■主机接口 ■软件可编程等待状态发生器 ■可编程分区开关 ■串行口
3.3 可编程分区转换逻辑
⑴一次程序存储器读操作之后，紧跟着对不同存储器分区 的另一次程序存储器或数据存储器读操作。
⑵ 当PS～DS 位置 1 时，一次程序存储器读操作之后，紧 跟着一次数据存储器读操作。
⑶ 对于 C548和 C549，一次程序存储器读操作之后，紧 跟着对不同页进行另一次程序存储器或数据存储器读操作。
教学内容及要求
教学内容：本本章详细介绍了TMS320C54X中主机接口HPI、 软件可编程等待状态发生器、可编程分区转换逻辑、DMA控制 器、外部引脚、定时器、串行接口和中断系统。
教学要求：本章要求学生了解 DSP 基本外部部件以及中断 的定义和类型，掌握 DSP 外设以及中断的特点、分类及其应 用，并概括性地了解在设计一个 DSP 应用时，不仅要熟悉外 部的设置、中断的类型等，还要了解中断、时钟及定时器的使 用，从而使后续各章的学习目标更加明确。
④ TMS320C54X写HPIC寄存器
3.5 串行口
TMS320C54X具有高速、全双工串行口，可以与串 行设备(如编解码器和串行A/D转换器)直接通信，也可用 于多处理器系统中处理器之间的通信。所谓串行通信，就 是发送器将并行数据逐位移出成为串行数据流，接收器将 串行数据流以一定的时序和一定的格式呈现在连接收/发器 的数据线上。串行接口一般通过中断来实现与核心 CPU的 同步。串行接口可以用来与串行外部器件相连，如编码解 码器、串行A/D或D/A以及其他串行设备。
第七章C54x片内外设、接口及应用-主机接口
表2 标准HPI与HPI-8的区别
标准8位HPI 只允许访问片内RAM指定的2k字 在HOM方式，仅能主机寻址HPI存储器 在HOM方式，允许主机的异步访问 增强型8位HPI 允许对整个片内RAM进行访问 主机与C54x都能访问HPI存储器 主机访问总是与C54x的时钟同步
http://sogouonline.taob
定时周期 = CLKOUT×(TDDR+1)×(PRD+1)
使用定时器前，首先应设好定时器的工作方式和计数值，
并设置好中断，即对其初始化。具体步骤如下：
(1) TSS=1，停止定时器； (2) 加载PRD值； (3) 重新设置TCR的值，包括初始化TDDR、TRB位置1 （TIM为0后，加载定时器时间常数）和TSS位清0（启动定
•
• •
主机和DSP握手可通过中断方式来完成；
主机可通过HPI直接访问CPU的存储空间，包括存储器映像 寄存器； 主机还可通过HPI接口装载DSP应用程序、接收DSP运行结果 或诊断DSP运行状态，为DSP芯片的接口开发提供了一种极为 方便的途径。
http://sogouonline.taob
2. 定时器周期寄存器PRD
---16位的存储器映像寄存器，位于数据存储空间的0025H单元，用 来存放定时时间常数。复位或TINT中断时，将定时时间装入TIM。 3. 定时器控制寄存器TCR ---16位的存储器映像寄存器，位于数据存储空间的0026H单元，用 来存储定时器的控制位和状态位，包括定时器分频系数TDDR、预标定计 数器PSC、控制位TRB、TSS等。
2. 结构
HD(7～ 0)
数据锁存 8 8 16 MUX 16
HPI 控 制 寄存器
[物理]7_第7次课_C54x的片内外设及总线、引脚
![[物理]7_第7次课_C54x的片内外设及总线、引脚](https://img.taocdn.com/s3/m/940433c30029bd64793e2c32.png)
2020/11/14
h
8
标准同步串行口结构：
数据总线
16
16
数据发送寄存器 DXR(16位)
16
XINT
装载控 装载控 制逻辑 制逻辑
数据接收寄存器 DRR(16位)
16
RINT
发送移位寄存器 XSR(16位)
接收移位寄存器 RSR(16位)
位/字控制 Clear
Clear 位/字控制
计数器 Clock
满
空
好 好 状态 状态
SPCL
7
6
RRST XRST
接收 发送 复位 复位
5
TXM
发送 模式
R/W
R
4
3
MCM FSM
时钟 帧 选择模式 同步
模式
2
FO
数据 格式
1
0
DLB Res
数据 保留 回送 模式
2020/11/14
h
16
7
6
SPCL RRST XRST
5 TXM
4 MCM
3
2
1
0
FSM FO DLB RES
2020/11/14
h
6
第2章 TMS320C54x的硬件结
构
5．串行通信接口
McBSP的主要特点：
① 串行口的接收、发送时钟既可由外部设备提供，又可由
内部时钟提供；
② 帧同步信号和时钟信号的极性可编程；
③ 信号的发送和接收既可单独运行，也可结合在一起配合
工作；
④ McBSP的串行口可由CPU控制运行，也可以脱离CPU
第2章 TMS320C54x的硬件结 构
2.6 ’C54x的片内外设电路
第7章 TMS320C54x片内外设
加 成 器 T12））S立载0S按期减域SS=即Too0此。中1ffItt计开M定==分当的01数，始时,,频P数FF器以定S器rr系加Cee，时Tee启减数载==D当。00动到D对到::§定 定P工R0CPS中后时时S作CL7CK的，减.器器3，O数以到立在TU定TT值0即计ITS或MD进S加时停数D=减定行载1R止器1器时中定分P。工减器S的时频作到C复数器。，0位时加停T以时R停载止改B，止P工变总ST工作定是CD作。D时读R周位
3）定S时o器ft=主x要,F由re3e个=1存:不储考器映虑象So寄ft存位器，组定成时：器继续运行
保总为留定定0 时时器器周寄存期器寄（存器TIM（，PR地D址，：地0址0：240H0）25，H减）1为计T数IM器提；供初值；
定时器控制寄存器（TCR，地址0026H）控制定时器状态。
定时器
图7-4 定时器组成框图
;执行Next代码段，然后返回；
;若AR1=0，则执行下一条指令
STM #9,
AR1 ;为AR1赋初值
BITF AR2, #1 ;（AR2）&1→TC
BC ResetXF, TC ;若TC=1，则PC执行ResetXF
;代码段，否则执行下一条指令
SSBX XF
STM #1,
B
Next
;XF置为高电平 AR2
定时器 定时器的定时周期：
T定时周期 TCLKOUT TDDR 1 PRD 1
TCLKOUT: CPU时钟周期；TDDR: 定时器的分频系数; PRD: 计数周期。
定时器的主要作用: 用于定时控制、延时及外部事件的计数; 产生外围电路所需的采样时钟信号。
采样时钟信号的产生方法： 一是直接利用TOUT信号； 二是利用中断，周期地读一个寄存器。
3）定S时o器ft=主x要,F由re3e个=1存:不储考器映虑象So寄ft存位器，组定成时：器继续运行
保总为留定定0 时时器器周寄存期器寄（存器TIM（，PR地D址，：地0址0：240H0）25，H减）1为计T数IM器提；供初值；
定时器控制寄存器（TCR，地址0026H）控制定时器状态。
定时器
图7-4 定时器组成框图
;执行Next代码段，然后返回；
;若AR1=0，则执行下一条指令
STM #9,
AR1 ;为AR1赋初值
BITF AR2, #1 ;（AR2）&1→TC
BC ResetXF, TC ;若TC=1，则PC执行ResetXF
;代码段，否则执行下一条指令
SSBX XF
STM #1,
B
Next
;XF置为高电平 AR2
定时器 定时器的定时周期：
T定时周期 TCLKOUT TDDR 1 PRD 1
TCLKOUT: CPU时钟周期；TDDR: 定时器的分频系数; PRD: 计数周期。
定时器的主要作用: 用于定时控制、延时及外部事件的计数; 产生外围电路所需的采样时钟信号。
采样时钟信号的产生方法： 一是直接利用TOUT信号； 二是利用中断，周期地读一个寄存器。
[计算机硬件及网络]6_第6次课 C54x的片内外设
![[计算机硬件及网络]6_第6次课 C54x的片内外设](https://img.taocdn.com/s3/m/f5d8b09269dc5022aaea0041.png)
● 将IMR中的TINT置1,启动定时器中断。
● 将INTM置0,启动全部中断。
2018年11月20日 DSP原理及应用 18
第7章 TMS320C54x的片内外设、接口及应用
复位时，TIM和PRD被设置为最大值(0FFFFH)， TCR中的TDDR置0，定时器可以通过启动定时控制寄 存器(TCR)完成以下操作： ● 设定定时器的工作方式；
XF：用于程序向外设传输标志信息。
通过此引脚的置位或复位，可以控制外设
的工作。
2018年11月20日 DSP原理及应用 2
第2章 TMS320C54x的硬件结构
2.6 ’C54x的片内外设电路
2．定时器
’C54x的定时器是一个带有4位预分频器的16位可 软件编程减法计数器。 这个减法计数器每来1个时钟周期自动减1，当计 数器减到0时产生定时中断。
7
2018年11月20日
DSP原理及应用
第7章 TMS320C54x的片内外设、接口及应用
定时周期寄存器PRD 用来存放定时时间。地址：0025H
定时寄存器TIM 16位减1计数器。地址：0024H 定时控制寄存器TCR 存放定时器的控制位和状态位。地址：0026H。 逻辑控制电路
用来控制定时器协调工作。
第2章 TMS320C54x的硬件结构
2.6 ’C54x的片内外设电路 ’C54x器件除了提供哈佛结构的总线、功能强大 的CPU以及大容量的存储空间外，还提供了必要的片 内外部设备。
不同型号的’C54x芯片，所配置的片内外设有所 不同，这些片内外设主要包括：
① ② ③ ④
2018年11月20日
通用I/O引脚 定时器 时钟发生器 主机接口HPI
2018年11月20日 DSP原理及应用 23
C54x 的片内外设
DIV 方式 (分频方式)
工作频率 = 输入时钟 (CLKIN) 系数, 系数为 2或4
在DIV 方式下, 包括 PLL 在内的所有模拟电路都会被关断, 以降低功耗
PLL 的行为通过设置时钟方式寄存器 CLKMD 来定义 (STM 指令)
6
时钟方式寄存器
CLKMD 的结构
PLLSTATUS: PLL 状态位; 为 0/1 表明时钟发生器处于 DIV/PLL 模式 PLLNDIV: 决定时钟发生器的工作方式; 为 0/1 表明要采用 DIV/PLL 方式
6. 从堆栈中弹出返回地址, 加载到PC中;
7. 返回被中断的程序继续执行
17
中断操作流程
中断向量
跳转指令 B+对应的ISR的地址
中断向量表
中断向量表示所有中断向量的集合 每个中断向量在向量表中占四个字
各中断向量在向量表中的相对位置
固定, 或者说序号 INDEX 固定 5位序号INDEX由指令(INTR/TRAP)或 CPU (RESET/硬件中断) 提供
PLLCOUNT > Lockup_Time / (16T_CLKIN)
11
中断系统概述
中断就是 CPU 暂时中止当前操作, 转而去处理某个特 殊事件的过程; 引发中断的事件称为中断源, 中断源 发出的处理请求称为中断请求, 处理中断源的程序
称为中断处理程序或中断服务程序
C54x 的中断类型
PLL_NDIV= 1, PLL_DIV= 0, PLL_NUL =0, 倍频系数为 1
3. 4.
根据所需时钟频率, 确定倍频系数; 根据时钟频率确定牵引时间, 即PLLCOUNT;
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
HPID
——
http://sogouonline.taob
6. HPI-8与HPI的区别
HPIHPI-8是8位增强HPI接口 位增强HPI接口 HPI 是用于连接C54x芯片与主机设备或主机处理器的并行接口 是用于连接C54x芯片与主机设备或主机处理器的并行接口 C54x 主机与C54x芯片通过C54x的片内RAM交换数据。 主机与C54x芯片通过C54x的片内RAM交换数据。 C54x芯片通过C54x的片内RAM交换数据 C5402、C5410带有HPI-8，C5420为HPI-16。 C5402、C5410带有HPIC5420为HPI-16。 带有HPI
二、定时器寄存器
C54x的定时器是一个可软件编程的计数器，主要包括3 C54x的定时器是一个可软件编程的计数器，主要包括3个存储器映射 的定时器是一个可软件编程的计数器 寄存器： 寄存器： 定时器设定寄存器TIM 1. 定时器设定寄存器TIM ---16位减法计数器，映射到数据存储空间的0024H单元。 ---16位减法计数器，映射到数据存储空间的0024H单元。复位或定 16位减法计数器 0024H单元 时器中断（TINT）时，TIM内装入PRD寄存器的值（定时时间），并进行 时器中断（TINT） TIM内装入PRD寄存器的值（定时时间），并进行 内装入PRD寄存器的值 ）， 自动减1操作。 自动减1操作。 定时器周期寄存器PRD 2. 定时器周期寄存器PRD ---16位的存储器映像寄存器，位于数据存储空间的0025H单元， ---16位的存储器映像寄存器，位于数据存储空间的0025H单元，用 16位的存储器映像寄存器 0025H单元 存放定时时间常数。复位或TINT中断时，将定时时间装入TIM TINT中断时 TIM。 来存放定时时间常数。复位或TINT中断时，将定时时间装入TIM。 3. 定时器控制寄存器TCR 定时器控制寄存器TCR ---16位的存储器映像寄存器，位于数据存储空间的0026H单元， ---16位的存储器映像寄存器，位于数据存储空间的0026H单元，用 16位的存储器映像寄存器 0026H单元 存储定时器的控制位和状态位，包括定时器分频系数TDDR TDDR、 来存储定时器的控制位和状态位，包括定时器分频系数TDDR、预标定计 数器PSC、控制位TRB、TSS等 数器PSC、控制位TRB、TSS等。 PSC TRB
标准HPI HPIHPI与 表2 标准HPI与HPI-8的区别
标准8位 标准 位HPI 只允许访问片内RAM指定的 字 指定的2k字 只允许访问片内 指定的 方式， 在HOM方式，仅能主机寻址 方式 仅能主机寻址HPI存储器 存储器 方式， 在HOM方式，允许主机的异步访问 方式 增强型8位 增强型 位HPI 允许对整个片内RAM进行访问 进行访问 允许对整个片内 主机与C54x都能访问 都能访问HPI存储器 主机与 都能访问 存储器 主机访问总是与C54x的时钟同步 的时钟同步 主机访问总是与
三、定时器控制寄存器
表2 TCR各位的意义描述 各位的意义描述 15～12 保留位
位 15-12 11 名称 保留 SOFT 读出时总为0 读出时总为 和FREE结合使用控制定时器操作 结合使用控制定时器操作 FREE 0 0 1 SOFT 定时操作 0 定时器立即停止工作 1 计数器TIM减为 时停止工作 减为0时停止工作 计数器 减为 x 定时器继续运行， 重新装入TIM 定时器继续运行，PRD重新装入 重新装入
内内多多(号号控模)
HCS HAS(采样, 地址和读写信号如果已经使用)
HRDY
HINT
图3 HPI与主机设备之间的连接框图 HPI与主机设备之间的连接框图
http://sogouonline.taob
5. HPI的寄存器
HPI用于主机和 用于主机和C54x DSP之间通信的寄存器 表3 HPI用于主机和C54x DSP之间通信的寄存器
http://sogouonline.taob
7.1 主机接口
http://sogouonline.taob
1. 概述
主机接口HPI是C54x芯片具有的一种8位或16位的并行接口部件 主机接口HPI是C54x芯片具有的一种8位或16位的并行接口部件 HPI 芯片具有的一种 16位的并行接口 • 主要用于DSP与其他主设备或主处理器（主机-主控者） 主要用于DSP与其他主设备或主处理器（主机-主控者）进行通信 DSP与其他主设备或主处理器 特点： 特点： • • • • 主机和DSP可独立地对HPI接口操作； 主机和DSP可独立地对HPI接口操作； DSP可独立地对HPI接口操作 主机和DSP握手可通过中断方式来完成； 主机和DSP握手可通过中断方式来完成； DSP握手可通过中断方式来完成 主机可通过HPI直接访问CPU的存储空间，包括存储器映像 主机可通过HPI直接访问CPU的存储空间， HPI直接访问CPU的存储空间 寄存器； 寄存器； 主机还可通过HPI接口装载DSP应用程序、接收DSP运行结果 主机还可通过HPI接口装载DSP应用程序、接收DSP运行结果 HPI接口装载DSP应用程序 DSP 或诊断DSP运行状态， DSP芯片的接口开发提供了一种极为 或诊断DSP运行状态，为DSP芯片的接口开发提供了一种极为 DSP运行状态 方便的途径。 方便的途径。
http://sogouonline.taob
2. 结P 预数
HD(7～0)
HPI 号号 周周周
地地周周周 接接号号 复复 HPI 号号控控
预数
地地 HPI 周存周存 HPI 接接
1000H-17FFH DARAM
HPI接口框图 图2 HPI接口框图
http://sogouonline.taob
7.2 定时器
http://sogouonline.taob
一、定时器概述
• C54xDSP的定时器是一个带有4位预分频器的16位定时电路 C54xDSP的定时器是一个带有4位预分频器的16位定时电路 的定时器是一个带有 16 （减法计数器），可获得较大范围的定时器频率。 减法计数器），可获得较大范围的定时器频率。 ），可获得较大范围的定时器频率 • 定时器计数器每来一个时钟周期自动减1，当计数器减至0时 定时器计数器每来一个时钟周期自动减1 当计数器减至0 产生一个定时中断。 产生一个定时中断。 • 通过编程设置特定的状态，可使定时器停止、恢复运行、复 通过编程设置特定的状态，可使定时器停止、恢复运行、 位或禁止。 位或禁止。 • VC5402有两个片内定时器。 VC5402有两个片内定时器。 有两个片内定时器
名称 HPIA HPIC 地址 —— 002CH 功能描述 HPI地址寄存器，主机可直接访问 地址寄存器， 地址寄存器 HPI控制寄存器，可由主机或C54X 控制寄存器，可由主机或 控制寄存器 直接访问，包含HPI操作的控制和 直接访问，包含 操作的控制和 状态位。 状态位。 HPI数据寄存器，只能由主机访问， 数据寄存器，只能由主机访问， 数据寄存器 包含从HPI存储器读出的数据或要 包含从 存储器读出的数据或要 写到HPI存储器的数据。 存储器的数据。 写到 存储器的数据
第7章 TMS320C54x 片内外设、接口及应用
主机接口 定时器 串行口 中断系统
http://sogouonline.taob
1.概 述
为满足数据处理的需要，C54x器件除提供功能强大的 为满足数据处理的需要，C54x器件除提供功能强大的 CPU、改进的哈佛结构的总线、 CPU、改进的哈佛结构的总线、片内大容量的高速存储 器和大范围的寻址，还提供了丰富的片内外围电路。 器和大范围的寻址，还提供了丰富的片内外围电路。
http://sogouonline.taob
不同型号的C54x芯片具有不同的外设数量和配置： 不同型号的C54x芯片具有不同的外设数量和配置： C54x芯片具有不同的外设数量和配置
• 通用I/O引脚（BIO和XF） 通用I/O引脚（BIO和XF） I/O引脚 • 定时器 • 时钟发生器 • 主机接口HPI 主机接口HPI • 软件可编程的等待状态发生器 • 可编程的分区转换逻辑 • 直接存储器访问DMA控制器 直接存储器访问DMA控制器 DMA • 串行口---标准同步串口、带缓冲的串口BSP、多通道缓冲串口 串行口---标准同步串口、带缓冲的串口BSP、 ---标准同步串口 BSP McBSP和时分复用串口TDM McBSP和时分复用串口TDM 和时分复用串口
http://sogouonline.taob
VC5402的部分片内外设映射寄存器 表1 VC5402的部分片内外设映射寄存器
TIM PRD TCR SWWSR BSCR SWCR HPIC TIM1 PRD1 TCR1 GPIOCR GPIOSR CLKMD PCR0 PCR1 24H 25H 26H 28H 29H 2BH 2CH 30H 31H 32H 3CH 3DH 58H 39H+0EH 49H+0EH 定时器 0 减数计数器 定时器 0 周期 定时器 0 控制 软等待状态 组间切换控制 软等待数扩展 主机接口控制 定时器 1 减数计数器 定时器 1 周期 定时器 1 控制 通用 I/O 控制，控制主机接口和 TOUT1 通用 I/O 状态，主机接口作通用 I/O 时有用 时钟模式 串口 0 管脚控制 串口 1 管脚控制
http://sogouonline.taob
3. HPI的工作方式 HPI具有两种工作方式： HPI具有两种工作方式： 具有两种工作方式 共用访问模式（SAM） (1) 共用访问模式（SAM） 主机和C54x都能访问HPI存储器。如果C54x C54x都能访问HPI存储器 C54x与主机的周期 主机和C54x都能访问HPI存储器。如果C54x与主机的周期 发生冲突，主机具有访问优先权，C54x需等待一个周期 需等待一个周期。 发生冲突，主机具有访问优先权，C54x需等待一个周期。 仅主机访问模式（HOM） (2) 仅主机访问模式（HOM） 只有主机可以访问HPI存储器，C54x则处于复位状态或 只有主机可以访问HPI存储器，C54x则处于复位状态或 HPI存储器 外所有时钟都停止工作的空闲状态。 内／外所有时钟都停止工作的空闲状态。 此方式下，HPI支持更快的主机访问速度 支持更快的主机访问速度， C54x的时 此方式下，HPI支持更快的主机访问速度，与C54x的时 钟速度无关。 钟速度无关。