实验四_三态门和 OC 门的应用
三态门、OC门的设计与仿真实验报告
三态门的设计与仿真实验报告一、实验内容1、用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
2、应用MaxplusII软件对三态门和OC门进行编译、仿真和模拟。
3、在“MaxplusII软件的基本操作”实验的基础上，能更加熟练的掌握应用MaxplusII软件，从而更形象更深层次的理解三态门和OC门。
二、实验平台及实验方法用VHDL语言编写三态门和OC门的程序，运用Maxplus软件进行仿真，再结合FPGA（即对实验箱的芯片进行编译）进行验证。
也可以用原理图进行文本设计，波形设计。
逻辑符号图：真值表：EN A OUT0 0 HI-Z0 1 HI-Z1 0 01 1 0电路图：三、实验过程1．启动MaxplusII软件；2．新建一个文本编辑文件，输入三态门的VHDL语言；3．编译。
点击file→save as,保存文件名为tri-s名称，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并进行编译，若编译结果出现0 error，0 warnings则说明编译通过。
4．仿真波形。
点Max+plus II→Waveform editor,出现波形图的设置界面，然后点Node→Enter Nodes from SNF→list,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus II→Simulator，即可仿真出输出的波形。
5．设计芯片。
点Max+plus II→Floorplan editor，将Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标“拖到” 想分配的引脚上(enabel:88,datain:89,dataout:12),点Max+plus II→programmer→configuer,然后就可以操作试验箱，观察三态门的工作情况。
四、实验结果实验步骤：1、用VHDL语言来编写程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY tri_s ISPORT(enable,datain:IN STD_LOGIC;dataout:OUT STD_LOGIC);END tri_s;ARCHITECTURE bhv OF tri_s ISBEGINPROCESS (enable,datain)BEGINIF enable='1' THEN dataout<=datain;ELSE dataout<='Z';END IF;END PROCESS;END bhv;2、将上述程序保存为文件名为tri_s.vhd的文件，点击Maxplus里的compiler进行编译，出现如下图，编译成功。
OC门和三态门的应用
三态门和 OC 门的应用一、实验目的：通过对三态门和 OC门测试，一方面巩固万用表和示波器的操作，另一方面加深对门电路的逻辑功能认识和探索它们的实际应用。
二、实验内容：1．静态测试三态门的逻辑功能与参数的关系2．动态测试三态门的逻辑功能。
完整记录波形图。
3．静态测试OC 门的逻辑功能，总结电阻的 R 作用。
4．用多个三态门构造一个传输门。
5．用两个 OC 门构造一个门控器，正半周输出 100KHz 的脉冲，负半周输出 500KHz 的脉冲。
三、实验步骤：1．三态门 74LS125 的静态测试：用万用表测量三态门的输入输出电压。
列表记录测量结果。
G A Ylogic V(V) logic V(V) logic V(V)0 0 1 3.99 1 3.590 0 0 0 0 0.0831 3.99 1 3.99 高阻 2.471 3.99 0 0 高阻 2.472．测试两输入 OC 与非门 74LS03 的逻辑功能。
说明 OC 门输出端接上拉电阻 R 的作用。
分析 R 值过大或过小，对输出产生的影响。
（1）A logicBlogicYlogic V(V)0 0 高阻 2.470 1 0 0.141 0 高阻 2.471 1 0 0.15（2）上拉电阻：2.5kΩ到7.03kΩ3．三态门 74LS125 的动态测试：给三态门输入端加脉冲信号，用示波器观测输入输出波形。
完整记录波形。
测试电路：周期（us）峰峰值（V）占空比（%）输入400 4 50输出400 4 75 李萨如合成（X-Y）结果：7．用两个 OC 门组成一个门控开关，控制信号用 100KHz 脉冲信号，控制信号的正半周显示 500KHz，负半周显示 1MHz 的脉冲信号。
设计电路的原理图：（因为软件中没有74125元件，所以用7400代替其逻辑）利用QUARTUSⅡ功能模拟电路：波形模拟：实际外部电路连接：实验得到的波形图：信号源：实验箱上的200KHz和1MHz，信号发生器100KHz波形数据：周期（us）峰峰值（v）占空比（%）输入10.4 4 50输出10.4 2.8 50四、实验中遇到的问题1、第一次做出第7题时，遇到很多麻烦，首先是自己给自己找了麻烦，把原理图画成了这个样子：后来发现下面的或门被上面的非门屏蔽掉了（或者说写出方程后，这一项就可以约掉）。
实验四 OC门与三态门
OC“线与”实验电路
（2）用OC门实现电平转换 OC门实现TTL～CMOS接口电路
电平转换实测数据表 输入 A
1 1
B
1
C
D
Y
0
实验四
OC门和TS门
（3）用OC门驱动大电流负载
（a）用OC门驱动发光二极管
当电路在输入A、B都为高电平时输出低电平， 这时发光二极管发光， 否则，输出高电平，发光二极管熄灭。 注意：驱动电流要小于OC门输出管Ts所能承受的最大值。
实验四
OC门和TS门
（3）用OC门驱动大电流负载
（b）用OC门驱动继电器
当电路在输入A、B都为高电平时输出低电平，此时继电器动作， 常开触点8、9端分别与4、13端连接； 当电路在输入A、B都为低电平时输出高电平，此时继电器断开， 常闭触点6、11端分别与4、13端连接。
实验四
1. 实验目的
OC门和TS门
（1）熟悉 OC 门和TSL门的逻辑功能。 （2）掌握OC门的典型应用，用OC门构成“线与”， 了解 RL对OC电路的影响。 （3）掌握OC门实现电平转换原理， 实现TTL与CMOS电路的接口转换电路。 （4）掌握三态门的典型应用，用TS门构成总线结构。
2. 实验仪器及器件
大负载电流为 ILM=16mA。G3、G4和G5均为74系列与非门，它们的低电
RL (max)
RL (min)
' VCC VOL I LM mI IL
5 0.4 k 0.35k 16 3 1
选定的 RL值应在 2.63kΩ 与 0.35kΩ 之间，考虑标称值 故取 RL 1k
oc门的工作原理及应用
OC门的工作原理及应用工作原理OC门是指用于对开门的一种电动门，OC是Open and Close的缩写。
OC门的工作原理可以简单地分为以下几个步骤：1.信号输入：当用户需要打开或关闭门时，通过按钮、遥控器或其他触发装置向OC门发送信号。
2.信号接收：OC门接收到信号后，会通过其内部的电路与控制系统进行通信。
3.电机驱动：控制系统会根据接收到的信号，通过电机控制模块驱动门体的开闭动作。
4.门体运动：在电机的驱动下，门体开始运动。
OC门通常采用齿轮、链条或皮带等机构来传递和转换电机的动力，使门体沿轨道上下移动。
5.限位控制：OC门通常配备有限位装置，用于检测门体的开闭位置。
当门体达到开启或关闭的极限位置时，限位装置会发送信号给控制系统，告知门体已经到达指定位置。
6.安全保护：为了保证用户和物品的安全，OC门通常还配备有安全感应装置。
例如光电感应器、红外线传感器等，用于检测门体运动过程中是否有人或物体经过，如果有，会立即停止门体的运动。
应用场景由于OC门的工作原理简单、安全可靠，因此在各个领域都有广泛的应用。
以下是一些常见的应用场景：1. 住宅小区门禁系统在住宅小区中，OC门常常用于门禁系统。
居民通过刷卡、密码或指纹识别等方式，触发OC门的开启，以实现安全进出小区的管理。
2. 商业办公楼大门在商业办公楼的大门处，OC门是实现员工和访客进出的主要方式。
通过门禁系统控制，有效保障了办公楼的安全管理。
3. 车库门在车库中，OC门被广泛应用于车库门的自动控制。
用户通过遥控器或按钮，方便地控制车库门的开启和关闭。
4. 酒店大堂酒店大堂的进出口通常也采用OC门。
用户通过前台服务人员的控制，方便地进出酒店大堂。
5. 商场入口在商场的入口处，OC门被用于控制人流量。
通过OC门的自动开闭，控制人员的出入，维持商场的秩序。
6. 医院病房门在医院的病房门中，OC门的应用可以方便医护人员进出，提供良好的服务环境。
7. 仓库门在仓库的门口，OC门可通过传感器检测到物料运输车辆的到达、离开，实现自动开关门的功能，提高仓库的工作效率。
【免费下载】三态门、oc门实验报告 湖南大学数字逻辑
数字电路与逻辑设计实验报告实验二三态门，OC门的设计与仿真一、实验目的熟悉三态门、OC门的原理，用逻辑图和VHDL语言设计三态门、OC门，并仿真。
二、实验内容1．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。
三、实验原理1．三态门，又名三态缓冲器（Tri-State Buffer）用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。
功能：三态逻辑输出三种不同的状态，其中两种状态常见的逻辑1和逻辑0，第三个状态高阻值，称为高阻态，用Hi-Z或者Z或z表示三态缓冲器比普通缓冲器多了一个使能输入EN，即连接到缓冲器符号底部的信号。
从真值表可以看出，如果是EN=1.则OUT等于IN，就像普通缓冲器一样。
但是当EN=0时，无论输入的值什么，输出结果为高阻态（Hi-Z）。
逻辑图真值表EN A OUT00Hi-Z01Hi-Z100111数字电路与逻辑设计实验报告波形图2．OC门，又名集电极开路门（opndrn）用途：集电极开路门（OC门）是一种用途广泛的门电路。
典型应用是可以实现线与的功能。
逻辑图真值表A B001Hi-Z波形图数字电路与逻辑设计实验报告四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
实验步骤：1、编写源代码。
打开QuartusⅡ软件平台，点击File中得New建立一个文件。
编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。
VHDL 设计源代码如下：三态门：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY tri_s ISPORT (enable,datain:IN STD_LOGIC;dataout:OUT STD_LOGIC);END tri_s;ARCHITECTURE bhv OF tri_s ISBEGINPROCESS (enable,datain)BEGINIF enable='1' THEN dataout<=datain;ELSE dataout<='Z';END IF;END PROCESS;END bhv;数字电路与逻辑设计实验报告OC门：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY oc ISPORT(datain:IN STD_LOGIC;dataout:OUT STD_LOGIC);END oc;ARCHITECTURE bhv OF oc ISBEGINPROCESS (datain)BEGINIF (datain='0') THEN dataout<='0';ELSE dataout<='Z';END IF;END PROCESS;END bhv;2、按照实验箱上FPGA的芯片名更改编程芯片的设置。
三态门和OC门的研究
要求
► 下载到FPGA目标板上，测试电路功能，写出
真值表。
负载电阻RL的选择
5V In
&
&
Y
&
&
&
&
&
&
要求
► a）用四个OC门线与，驱动四个与非门； ► b）计算负载电阻RL； ► c）在该阻值条件下，测量VH与VL。
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;
ENTITY tri_gate IS PORT ( din, en: IN STD_LOGIC; dout: OUT STD_LOGIC); END tri_gate;
B
1
EN
C
1
实体
F
1
A CB
ARCHITECTURE struct OF mux2_1 IS COMPONENT tri_gate PORT ( din, en: IN STD_LOGIC; dout: OUT STD_LOGIC); END COMPONENT;
EN
部件声明语句：部件调用前必须先声明
结构体
信号定义：内部节点必须定义为信号 SIGNAL CB: STD_LOGIC; BEGIN u1: tri_gate PORT MAP (B, C, F); 部件描述语句：节点必须按次序对应 u2: tri_gate PORT MAP (A, CB, F); CB <= not C; END struct;
74LS01 四2输入与非门（OC）
74LS01
四2输入与非门（OC）
输出显示
模式选为4
(自助实验区)
实验四 三态门
第四次实验报告实验内容：1、TTL三态门的逻辑功能2、TTL三态门的电压输出时间3、74LS125的电压传输特性曲线实验仪器与元器件：自制硬件基础电路实验箱、双踪示波器、数字万用表、74LS125实验预习：1、三态门(TS)所谓三态是指输出端而言，普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。
T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。
三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。
因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（v cc）阻抗无穷大。
因此这第三种状态也称高阻状态。
三态门有三种输出状态：高电平输出、低电平输出和高阻输出状态。
常见的三态门有控制端高电平有效和低电平有效两种类型。
三态输出门除了有多输入三态与非门，还经常做成单输入、单输出的总线驱动器，并且输入与输出有同相和反相两种类型。
三态门主要用途之一是实现总线传输，各三态门输出端可以并联使用一个传输通道，以选通的方式传送多路信息。
使用时注意输出端并接的三态门只能有一个处于工作状态(E＝0)。
其余必须处于高阻状态(E＝1)。
三态门驱动能力强，开关速度快，在中大规模集成电路中广泛采用三态门输出电路，作为计算机和外围电路的接口电路。
如图为三态门的电路图：2、74LS125就是单输入、单输出的控制端低电平有效的同相三态输出门。
即E＝0时，Y＝A；E＝1时为高阻态。
控制信号可在E N处加入，也可在处加入：E N＝0，＝1，则C=0，v B1=0.9V，v c2＝0.9Vv B4＝v c2＝0.9V，T4截止（T4导通的电位v B4>1.4V）v B1=0.9V，T5截止，输出端Y为高阻状态。
E N＝1，＝0，C=1，对与非门另两个A、B输入端无影响，为正常的与非门电路。
当A＝B＝1，则T2、T5导通，v c2＝1.0V（前已分析）。
三态门和集电极开路(OC)门实验报告
4、验证 74LS03 集成电机开路门的逻辑功能
接上拉电阻
不接上拉电阻
A/V
B/V
Y/V
A/V
B/V
Y/V
4.93
4.93
0.17
4.93
4.93
0
4.93
0
12.15
0
0
0
0
4.93
12.15
0
4.93
0
0
0
12.15
4.93
0
0
由上表可得，当不接上拉电阻时，Y 端始终为 0；当接上拉电阻时，Y 当且仅
当 A、B 同时为高电压时取低电压，74LS03 集成电机开路门实现了与非门的功能。
5、74LS03 实现线与、电平转换功能
VB
VA
VF
4.93
4.93
0.12
4.93
0
4.93
0
4.93
4.93
0
0
4.93
由上表和电路图可得，只要 A、B 中有一个低电平那么输出端就为低电平，
逻辑上实现了线与的关系。
示：
数据选择器
e）三态门构成双向数据收发器及总线数据传输 :
• DIR1 = 1 且 DIR2 = 0 时，数据传送方向从 X → Y • DIR1 = 0 且 DIR2 = 1 时，数据传送方向从 Y → X
三态门和集电极开路(OC)门
2010-10-15
Page 4 of 9
f)集电极开路门总线数据收发传输: 电路图和功能表如下
如下图表所示：
三态门和集电极开路ge 2 of 9
74LS125 芯片
3、集电极开路（OC）门：
a）对 TTL 逻辑门，将逻辑门电路输出级的三极管 T4 去掉， 此时 T5 的集电极直接输出，T5 集电极呈开路状态，其输 出驱动电源由外部提供。
OC门与三态门
实验3.4 三态门和OC门的应用一、实验目的1．掌握TTL三态门的逻辑应用；2．掌握TTL OC门的逻辑应用；3．熟悉TTL三态门、OC门电路应用的测试方法。
二、知识点三态门和OC门输出端可并接。
三态门有低电平、高电平和高阻三种状态；OC门可实现“线与”功能。
三、实验原理在实际应用中，常需要把几个逻辑门的输出端并联使用，实现逻辑与，称为“线与”。
但普通TTL门电路不允许将输出端直接并联在一起，因为这种门电路输出高电平还是低电平，其输出电阻都很小，只有几欧姆或几十欧姆。
若把两个TTL门输出端连在一起，当其中一个输出高电平，另一个输出低电平时，它们中的导通管就会在Vcc和地之间形成一个低阻串联通路，通过这两个门的输出级产生很大的电流，损坏电路。
图3-3-1示出了两个TTL门输出短接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级。
设门A处于截止状态，若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平。
在把门A和门B的输出端作如图3-3-1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导通的 T5到地，形成了一个低阻通路，其不良后果为：（1）输出电平既不是高电平也不是低电平，而是两者之间的某一值，导致逻辑功能混乱；（2）上述通路导致输出级电流远大于正常值，导致功耗剧增，发热增大，可能烧坏器件。
图3-4-1普通TTL门输出短接1.三态门（TS门）三态门，简称TSL(Three-state Logic)门，是在普通门电路的基础上，附加使能控制端和控制电路构成的。
三态门除了通常的高电平和低电平两种输出状态外，还有第三种输出状态——高阻态。
处于高阻态时，电路与负载之间相当于开路。
（a ）使能端高电平有效 （b ）使能端低电平有效 图3-4-2三态门的结构和逻辑符号图3-4-2所示为三态门的结构和逻辑符号，图(a)是使能端高电平有效的三态与非门，当使能端EN = 1时，电路为正常的工作状态，与普通的与非门一样，实现Y = ；当EN = 0时，为禁止工作状态，Y 输出呈高阻状态。
集电极开路门与三态输出门的应用(精)
实验 4 集电极开路门与三态输出门的应用实验目的1. 掌握 TTL 集电极开路(OC门的逻辑功能及应用。
2. 掌握 TTL 三态(3S输出门的逻辑功能及应用。
实验仪器设备与元器件1．硬件基础电路实验箱，双踪示波器，数字万用表。
2．74LS00，74LS03，CC4011，74LS125 各一块。
实验概述1.TTL集电极开路门图1.4-1所示是一个TTL二输入集电极开路与非门的逻辑符号和内部电路。
OC门的使用方法如下：(1 利用OC门“线与”特性完成特定逻辑功能。
图1.4.2所示，输出端实现了线与的逻辑功能：若有一个门的输出为低电平，则F 输出为低，当所有门的输出为高电平，F输出为高，即在输出端实现了线与的逻辑功能。
(2 利用OC门可实现逻辑电平的转换改变上拉电阻R L的电源V L的电压，输出端的逻辑电平会跟V L改变。
不同电平的逻辑电路可以用OC门连接。
(3 OC门用于驱动OC门的输出电流较大，可驱动工作电流较大的电子器件。
图1.4.3所示是用OC门驱动发光二级管的低电平驱动电路。
3. TTL三态门图1.4.4所示为三态门的逻辑符号和内部结构图，控制端为低有效。
实验内容1. OC门的特性及其应用(1 参考图1.4.2，用OC门74LS03验证OC门的“线与”功能。
RL为1kΩ时，写出输出F的表达式，观测输出与输入信号的逻辑关系，将数据填入自制表格中。
(2 参考图1.4.7, 验证OC门74LS03的特性,输入A、B接逻辑电平输出信号，输出端Y接直流电压表。
VL接+5V,电阻RL为4.7k, 观测输出与输入信号的逻辑关系，如果去掉RL, 观测输出信号的变化。
VL改接+15V，检测输出信号的高电平和低电平电压。
(3 参考图1.4-8，用OC门74LS03驱动COMS电路与非门CD4011,VL接+5V，调节电位器R w，观察上拉电阻的取值对输出端Y的电平的影响。
要求输出信号Y的高电平不小于3.5V, 低电平不大于0.3V,实验求出上拉电阻的取值范围。
实验四 OC门与三态门
实验四 OC门和TS门
4. 实验内容及步骤
（1）用OC门实现“线与”
(a)四2输入与非门(oc)74LS03 电源电压VCC为+5V。
(b)六非门74LS04
负载电阻RL用100Ω 电阻和10K电位器串联代替， 用实验方法确定RLmax和RLmin的值， 并与理论计算值相比。
计算时取 VOH=2.8V， VOL=0.35V， n=4，VCC=+5V， IOH=0.05mA，ILM=20mA， IIL=1.6mA, IIH=0.05mA。
负载电阻的测定
RL RL（max）
理论值
实测值
RL（min） 验证：Y = A1 + A2 +A3+A4
OC“线与”实验电路
（2）用OC门实现电平转换 OC门实现TTL～CMOS接口电路
实验四 OC门和TS门
（4）三态（TS）门逻辑功能测试
四总线缓冲器74LSl25 （低电平使能有效）
电源电压为＋5V
74LSl26（高电平使能有效）
实验四 OC门和TS门
Байду номын сангаас
测试TS门的总线功能
① 通过译码器 G 控制，使 Y0～Y3全部为“1”， 用万用表测量总线输出端 Y的电平，并观察LED状态。
RL(max)
VC' C nIOH
VOH mIIH
53
k 2.63k
20.2 9 0.04
RL(min)
VC'C VOL ILM mIIL
5 0.4 k 0.35k 16 31
选定的 RL值应在 2.63kΩ 与 0.35kΩ 之间，考虑标称值
OC门及三态门解析
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理 功 能
OC门具有与非逻 常用的有集电极开路与非门、三态门、或非门、与 即 Open collector gate ，简称 OC 门。 辑功能，其逻辑表达 或非门和异或门等。它们都是在与非门基础上发展出来 VC 可以等于 VCC。 Y A B C 式为 的，TTL 与非门的上述特性对这些门电路大多适用。 也可不等于 VCC 使用时需外接 上拉电阻 RL
Y
Y AB CD AB CD 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
(二)三态输出门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。 当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
OC门和三态门
OC门和三态门集电极开路门电路（OC门）在TTL与非门电路中将T4解掉换成电阻R c（如下图）：其逻辑功能并没有改变，仍有A=B=1， T5导通，输出端为低电平Y=0。
A、B中只要有一个0， T5截止，输出端为高电平5V（TTL与非门输出高电平Yv OH＝3.6V），Y=1。
由R4取代T4，显然逻辑功能未变，但速度大为降低。
把R4不做在集成电路的内部（T5的集电极处于开路状态），使用OC门集成块时，用户必须选定合适的阻值，将R c接到门的输出端与电源之间，该OC门才能具有稳定的逻辑功能（如不把R c接进去，任其集电极开路，该电路不具备正常的逻辑功能）。
这种电路称为集电极开路门电路——简称OC门。
用如下符号表示：OC门的最大特点是具有线与功能。
几个OC门共用一个R c（输出端并接在一起），其输出为单个OC门输出之积（与）。
可以等于也可以大于v cc。
三态输出门电路（TS（Three-state output Gate）门）上图为三态门输出门电路的原理图。
在图中，如果将虚线方框内的两个反相器和一个二极管剪掉，剩下的部分就是典型的TTL与非门电路。
所谓三态是指输出端而言。
普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。
T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。
三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。
因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（v cc）阻抗无穷大。
因此这第三种状态也称高阻状态。
现对三种状态进行分析：控制信号可在E N处加入，也可在处加入：E N＝0，＝1，则C=0，v B1=0.9V，v c2＝0.9Vv B4＝v c2＝0.9V，T4截止（T4导通的电位v B4>1.4V）v B1=0.9V，T5截止，输出端Y为高阻状态。
E N＝1，＝0，C=1，对与非门另两个A、B输入端无影响，为正常的与非门电路。
oc门_三态门_线与
锁存器：输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。
通常只有0和1两个值。
典型的逻辑电路是D触发器。
缓冲器：多用在总线上，提高驱动能力、隔离前后级，缓冲器多半有三态输出功能。
三态缓冲器就是典型的线与逻辑器件，可允许多个器件挂在一条总线上，当然OC输出也可用在线与逻辑应用上。
OC门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。
为什么引入OC门？实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。
因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。
OC门主要用于3个方面：实现与或非逻辑，用做电平转换，用做驱动器。
由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。
OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。
线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。
在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。
在硬件上，可用OC门或三态门（ST门）来实现。
用OC门实现线与，应同时在输出端口应加一个上拉电阻。
三态门（ST门），主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。
oc门和三态门实验
oc门和三态门实验
TTL三态门和OC门（也可以称为集电极开路门或漏极开路门）都是集成电路门电路的输出类型，它们之间的主要区别在于输出电压的处理方式和用途。
TTL三态门：
TTL三态门是一种具有三个工作状态的门电路，即高电平、低电平和高阻态。
在高阻态时，输出晶体管是断开的，因此输出端对地和电源电压来说都是高阻抗的，即相当于输出端与输入端完全断开。
这种门电路通常用于多路复用和双向总线应用，以及需要避免线与（线路上的电位冲突）的应用。
OC门：
OC门是一种具有推挽输出的门电路，其输出晶体管在饱和时具有较低的电阻，使得输出电压可以接近电源电压。
与TTL三态门不同的是，OC门的输出端在饱和时是低阻抗的。
因此，OC门通常用于需要高电流输出的应用，如驱动LED、电机等。
此外，OC门还可以通过将多个门的输出并联起来，实现“线与”逻辑。
在这种配置下，当所有门的输出都为高电平时，输出为低电平；而当至少一个门的输出为低电平时，输出也为低电平。
这种特性在实现多路复用、解码器等功能时非常有用。
总结来说，TTL三态门和OC门的主要区别在于输出电路的处理方式和用途。
TTL三态门适用于需要高阻态的三态输出的应用，如多路复用和双向总线；而OC门适用于需要高电流输出的应用，如驱
动LED、电机等，并可以通过并联实现“线与”逻辑。
实验 OC门和三态门
F = AB + CD+ EF
实验内容和步骤
（1）OC门应用 OC门应用 ①TTL集电极开路与非门74LS01负载电阻 TTL集电极开路与非门74LS01负载电阻 RL的确定。 用两个集电极开路与非门“线与” 用两个集电极开路与非门“线与”使用驱 动一个TTL非门；按图1 动一个TTL非门；按图1–2–4连接实验电路， 负载电阻R 用一只200 电阻和100k 负载电阻RL用一只200 电阻和100k 电位 器串联而成，用实验方法确定和的阻值， 并和理论计算值相比较。填入表1 并和理论计算值相比较。填入表1–2–2中。
假设将n OC门的输出端并联“线与”，负载是m 假设将n个OC门的输出端并联“线与”，负载是m 个TTL与非门的输入端，为了保证OC门的输出电 TTL与非门的输入端，为了保证OC门的输出电 平符合逻辑要求，OC门外接负载电阻R 平符合逻辑要求，OC门外接负载电阻RL的数值应 介于与所规定的范围值之间。
UOH —— OC门输出高电平； OC门输出高电平； UOL ―― OC门输出低电平； OC门输出低电平； ――负载电阻所接的外接电源电压； ――负载电阻所接的外接电源电压； ――接入电路的负载门输入端个数； ――接入电路的负载门输入端个数； ――“线与”输出的OC门的个数； ――“线与”输出的OC门的个数； ――负载门的个数； ――负载门的个数； IIH――负载门高电平输入电流； IH――负载门高电平输入电流； IIL――负载门低电平输入电流； IL――负载门低电平输入电流； IOLmax――OC门导通时允许的最大负载电流； OLmax――OC门导通时允许的最大负载电流； IOH――OC门输出截止时的漏电流。 OH――OC门输出截止时的漏电流。
OC门电路应用范围较广泛，利用电路的 OC门电路应用范围较广泛，利用电路的 “线与”特性，可以方便地实现某些特定 线与” 的逻辑功能，例如：把两个以上OC结构的 的逻辑功能，例如：把两个以上OC结构的 与非门“线与”可完成“与或非” 与非门“线与”可完成“与或非”的逻辑 功能；实现电平的转换等任务。
Quartus II软件的基本操作及三态门与OC门的设计与仿真
数字逻辑实验报告Quartus II软件的基本操作及三态门与OC门的设计与仿真专业班级学号姓名2014年5月5日一、实验目的1、熟悉Quartus II软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）2、用逻辑图和VHDL语言设计一个异或门。
3、用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
4、用逻辑图和VHDL语言设计一个OC门（集电极开路门）。
二、实验原理1、异或门的设计（1）电路原理图（2）真值表A B OUT0 0 00 1 11 0 11 1 02、三态门的设计（1）电路原理图（2）真值表EN A OUT0 0 Hi-Z0 1 Hi-Z1 0 01 1 0 3、OC门的设计（1）电路原理图（2）真值表A B0 01 Hi-Z三、实验仿真及波形分析1、异或门（1）波形仿真图（2）波形分析对应真值表异或门相同输入时输出为0、异种输入输出为1；对应波形图异或门当A、B输入同为高电平或低电平时输出为低电平，当A、B输入一个为高电平另一个为低电平时输出为高电平。
上图所示仿真波形图完全吻合。
2、三态门（1）波形仿真图（2）波形分析当Enable=1时，选通，其输入直接送到输出；若Enable=0，缓冲器被阻止，无论输入什么值，输出的总是高阻态，用Z表示。
高阻态能使电流降到足够低，以致于类似缓冲器的输出没有与任何东东相连。
3、OC门（1）仿真波形图（2）波形分析四、实验感想此次实验的主要任务是设计异或门、三态门及OC门，用逻辑电路图来实现，用仿真波形图来验证结果。
实验过程中由于对QuartusII 软件的不熟悉出现了几次错误，在助教老师的帮助下才顺利完成实验。
经过本次试验，对QuartusII软件的基本操作已经掌握，希望能为接下来的实验打好基础。
三态门实验报告
三态门实验报告三态门实验报告引言：在科学研究中，实验是获取真实数据和验证理论的重要方法之一。
本次实验旨在研究三态门的工作原理和应用。
通过实验，我们能够深入了解三态门的特性，并进一步探究其在现实生活中的应用。
一、实验目的本次实验的目的是通过搭建三态门电路，观察和分析三态门的工作原理，探究其在数字电路中的应用。
二、实验材料和仪器本次实验所需材料和仪器如下：1. 电路板2. 三态门芯片3. 连接线4. 电源5. 开关6. LED灯三、实验步骤1. 将三态门芯片插入电路板中，并用连接线连接芯片和其他元件。
2. 将电源接入电路板，确保电路板正常供电。
3. 通过开关控制输入信号，观察LED灯的亮灭情况。
四、实验结果和分析通过实验观察和数据记录，我们得出以下实验结果和分析：1. 当输入信号为低电平时，LED灯熄灭。
2. 当输入信号为高电平时，LED灯点亮。
3. 当输入信号为无效电平时，LED灯保持上一状态。
根据实验结果，我们可以得出以下结论：三态门是一种数字逻辑门，具有三个输入端和一个输出端。
它的工作原理是根据输入信号的不同状态，输出相应的电平。
当输入信号为低电平时，输出为低电平；当输入信号为高电平时，输出为高电平；当输入信号为无效电平时，输出保持上一状态。
五、三态门的应用三态门在数字电路中有广泛的应用。
以下是一些常见的应用场景：1. 数据总线控制：在计算机系统中，三态门常用于数据总线的控制，实现数据的传输和共享。
2. 内存芯片：三态门可以用于内存芯片的控制线路，实现数据的读取和写入。
3. 多路选择器：三态门可以用于多路选择器的实现，根据输入信号的不同状态，选择不同的输入通路。
4. 缓冲器：三态门可以用作缓冲器，将信号从一个电路传递到另一个电路，保持信号的强度和波形。
六、实验总结通过本次实验，我们深入了解了三态门的工作原理和应用。
三态门作为一种重要的数字逻辑门，在现代电子技术中起着重要的作用。
通过进一步研究和实践，我们可以更好地应用三态门，推动数字电路技术的发展。
三态控制原理的应用实例
三态控制原理的应用实例1. 引言三态控制原理是一种常用于电子电路设计的方法，用于控制电路的开关状态。
在这个应用实例中，我们将介绍三态控制原理的概念，并通过一个实例来说明其应用。
2. 三态控制原理的概念三态控制原理是一种控制电路开关状态的方法，它包括三种状态：高电平、低电平和高阻态。
通过给控制信号线输入不同的电平，可以实现不同的开关状态。
三态控制原理通常用于控制多路开关或选择器等电路元件。
3. 应用实例：多路开关3.1 问题描述假设我们需要设计一个控制多路开关的电路，实现从多个输入信号中选择一个信号输出。
具体来说，我们有三个输入信号A、B、C，我们需要根据一个控制信号D来选择其中一个信号输出。
当控制信号D为高电平时，输出信号为A；当控制信号D为低电平时，输出信号为B；当控制信号D为高阻态时，输出信号为C。
3.2 电路设计为了实现上述的多路开关功能，我们可以通过使用三态控制原理来设计电路。
具体的电路设计如下：1.使用三态门作为多路开关的控制元件。
三态门具有三种状态：高电平、低电平和高阻态。
我们将控制信号D连接到三态门的控制端。
2.将输入信号A连接到三态门的输入端1，将输入信号B连接到三态门的输入端2，将输入信号C连接到三态门的输入端3。
3.将三态门的输出端连接到输出信号线。
3.3 工作原理三态控制原理的工作原理如下：•当控制信号D为高电平时，三态门的输入和输出处于导通状态，此时输出信号等于输入信号A。
•当控制信号D为低电平时，三态门的输入和输出处于导通状态，此时输出信号等于输入信号B。
•当控制信号D为高阻态时，三态门的输入和输出处于隔离状态，此时输出信号为输入信号C。
3.4 电路图下图是该电路的原理图：输入信号A ------> 输入端1输入信号B ------> 输入端2输入信号C ------> 输入端3控制信号D ------> 控制端输出信号 ------> 输出端3.5 具体实现上述的电路设计可以通过使用逻辑门和触发器等元件来实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四三态门和 OC 门的应用
一、实验目的：
通过对三态门和 OC门测试，一方面巩固万用表和示波器的操作，另一方面加深对门电路的逻辑功
能认识和探索它们的实际应用。
二、实验内容：
1．静态测试三态门的逻辑功能与参数的关系
2．动态测试三态门的逻辑功能。
完整记录波形图。
3．静态测试OC 门的逻辑功能，总结电阻的 R 作用。
4．用多个三态门构造一个传输门。
5．用两个 OC 门构造一个门控器，正半周输出 100KHz 的脉冲，负半周输出 500KHz 的脉冲。
三、实验步骤：
1．三态门 74LS125 的静态测试：用万用表测量三态门的输入输出电压。
列表记录测量结果。
G A Y
logic V(V) logic V(V) logic V(V)
0 0 1 3.99 1 3.59
0 0 0 0 0 0.083
1 3.99 1 3.99 高阻 2.47
1 3.99 0 0 高阻 2.47
2．测试两输入 OC 与非门 74LS03 的逻辑功能。
说明 OC 门输出端接上拉电阻 R 的作用。
分析 R 值过大或过小，对输出产生的影响。
（1）
A logic
B
logic
Y
logic V(V)
0 0 高阻 2.47
0 1 0 0.14
1 0 高阻 2.47
1 1 0 0.15
（2）
上拉电阻：2.5kΩ到7.03kΩ
3．三态门 74LS125 的动态测试：给三态门输入端加脉冲信号，用示波器观测输入输出波形。
完整记录波形。
测试电路：
周期（us）峰峰值（V）占空比（%）输入400 4 50
输出400 4 75 李萨如合成（X-Y）结果：
7．用两个 OC 门组成一个门控开关，控制信号用 100KHz 脉冲信号，控制信号的正半周显示 500KHz，负半周显示 1MHz 的脉冲信号。
设计电路的原理图：
利用QUARTUSⅡ功能模拟电路：（因为软件中没有74125元件，所以用7400代替其逻辑）
波形模拟：
实际外部电路连接：
实验得到的波形图：
信号源：实验箱上的200KHz和1MHz，信号发生器100KHz
波形数据：
周期（us）峰峰值（v）占空比（%）输入10.4 4 50
输出10.4 2.8 50
四、实验中遇到的问题
1、第一次做出第7题时，遇到很多麻烦，首先是自己给自己找了麻烦，把原理图画成了这个样子：
后来发现下面的或门被上面的非门屏蔽掉了（或者说写出方程后，这一项就可以约掉）。
2、第一次电路测出的波形如图：
可以看出输出的波形竟然是尖波，而且受到干扰
最后的问题一直没有解决，之前测量上拉电阻的范围在2.5kΩ到7.03kΩ之间但是做最后一个实验的时候，选择4.7kΩ的电阻做出的图象如上图，于是换了较小的电阻，换成1kΩ时，效果明显好转，后来换成了470Ω的电阻，就得到了如下的图象。
不知道为什么在高频电压下，如此小的上拉电阻竟然也会出现合理的逻辑输出。