DDR-SDRAM-基础知识
DDRSDRAM基本原理详细介绍
DDRSDRAM基本原理详细介绍DDRSDRAM是一种双倍速率同步动态随机存取存储器,广泛应用于计算机内存和其他高速嵌入式系统中。
DDR代表双倍数据率,SDRAM代表同步动态随机存储器。
DDRSDRAM通过提供更高的带宽和更低的延迟来提高系统性能。
1.双倍数据率:DDRSDRAM采用了双倍数据率技术,可以在每个时钟脉冲周期内传输两个数据,即在上升沿和下降沿都进行数据传输。
这使DDRSDRAM的数据传输速度是传统SDRAM的两倍。
2.同步动态随机存取存储器:DDRSDRAM是一种动态存储器,与静态存储器相比,它的存储单元更小,容量更大。
DDRSDRAM是同步存储器,意味着所有数据传输都需要与系统时钟同步。
3.预充电:DDRSDRAM在读写操作之前需要进行预充电操作。
预充电操作是将存储单元的电荷置为预定的电平,以便于下一次读写操作。
预充电操作在时钟信号的上升沿进行。
4.时序:DDRSDRAM的时序包括预充电时间、平均访问周期、行切换延迟、列切换延迟、CAS延迟等。
这些时序都是根据具体DDRSDRAM芯片的规格进行设置的,用于保证数据的正确传输和存取。
5.控制信号:DDRSDRAM有许多控制信号,其中包括时钟信号、写使能信号、读使能信号、行地址线、列地址线等。
时钟信号用于同步操作,写使能信号和读使能信号用于控制存取操作,行地址线和列地址线用于指定存储单元的位置。
6.数据通路:DDRSDRAM的数据通路分为前端数据总线和背面数据总线。
前端数据总线用于数据的输入和输出,而背面数据总线用于数据在存储芯片内部的传输。
前端数据总线和背面数据总线的宽度决定了DDRSDRAM的带宽。
7.控制器:DDRSDRAM的控制器位于存储芯片的内部,负责管理存储芯片的读写操作。
控制器与计算机系统的主控制器进行通信,接收来自主控制器的指令并执行相应的操作。
8.刷新:DDRSDRAM是一种动态存储器,需要定期刷新以保持数据的稳定性。
DDR SDRAM工作机制简介
DDR SDRAM工作机制简介DDR SDRAM 简称DDR SDRAM : Double Data Rate SDRAM,即双倍速率同步动态随机存储器。
双倍速率指能够在时钟的上升沿和下降沿各传输一次数据.(SDRAM:Synchronous Dynamic Random Access Memory,:['siŋkrənəs]同时的,同周期的;同步的;能动的;动态的,有活力的;有生气的;强有力的[dai'næmik];['rændəm]胡乱的;随便的,任意的随机的;:['ækses]通道,入口,门路;【电脑】存取;取出[U];同步动态随机存储器,同步是指Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。
)DDR SDRAM是在SDR SDRAM内存基础上发展而来的,SDR SDRAM在一个时钟周期内只传输一次数据,它在时钟上升沿进行数据传输,而DDRSDRAM在时钟的上升沿和下降沿都可传输数据,因此传输数据的等效频率是工作频率的两倍.DDR SDRAM后续简称DDR,为描述方便DDR SDRAM在FPGA系统中的应用在该系统中,由FPGA完成各模块之间的接口控制。
FPGA接收从前端传送过来的高速数字信号,并将其存储在DDR 中;DSP通过FPGA读取DDR中的数据.DSP 信号处理后再送回到DDR ,最后由FPGA负责将数据输出。
(图1所示)FPGA: 现场可编程门阵列,相当于可编程半导体器件。
DDR SDRAM在FPGA系统的结构图Input:数字视频流+标准IIS数字音频流Processor:Input送给FPGA+DDR子系统,实现音频视频分别缓存延迟,延迟后的数据通过系统内部的视频合成器和音频合成器,输出合成后的视频流和音频流Output:合成后的数字视频流+标准IIS数字音频流(见图2所示)图2 结构图DDR SDRAM缓存子系统介绍如下:1.Processor: FPGA+DDR子系统:加工者;制造者电脑】信息处理器;处理程序Processor子系统分为两个主要模块:音视频缓存控制模块(A/V FIFO Logic Module)和接口控制模块(Ctrl Logic Module) (见图3所示)图32.音视频缓存控制模块(A/V FIFO 内部逻辑)⏹转换总线宽度⏹音频、视频数据分别送给仲裁逻辑⏹仲裁逻辑内部包含一个多跳转的状态机,负责视频和音频以及RAM的动态刷新、中断的排队和数据读写操作,同时内含地址管理模块,实现音视频数据的分区存储和FIFO功能。
深入了解内存(SRAM、DRAM、SDRAM)
深入了解内存(SRAM、DRAM、SDRAM)目录第一章 RAM的基本原理1.1 寻址原理概述1.2 从“线”到“矩阵”1.3 DRAM 基本存储单元结构第二章 SRAM的基本原理2.1 SRAM芯片的引脚定义2.2 SRAM芯片的读写操作概述第三章 DRAM的基本原理3.1 多路寻址技术3.2 DRAM的读取过程和各种延时3.3 DRAM的刷新3.4 快页模式DRAM3.5 扩展数据输出DRAM第四章 SDRAM的基本原理4.1 SDRAM芯片的引脚定义4.2 SDRAM芯片的初始化和模式寄存器的设置4.3 SDRAM的指令例表4.4 SDRAM的读取过程分析4.5 SDRAM 的CAS 延迟4.6 SDRAM的写入过程分析第一章 RAM的基本原理● 1.1 寻址原理概述RAM 主要的作用就是存储代码和数据供CPU 在需要的时候调用。
但是这些数据并不是像用袋子盛米那么简单,更像是图书馆中用有格子的书架存放书籍一样,不但要放进去还要能够在需要的时候准确的调用出来,虽然都是书但是每本书是不同的。
对于RAM 等存储器来说也是一样的,虽然存储的都是代表0 和1 的代码,但是不同的组合就是不同的数据。
让我们重新回到书和书架上来,如果有一个书架上有10 行和10 列格子(每行和每列都有0-9 的编号),有100 本书要存放在里面,那么我们使用一个行的编号加一个列的编号就能确定某一本书的位置。
如果已知这本书的编号87,那么我们首先锁定第8 行,然后找到第7 列就能准确的找到这本书了。
在RAM 存储器中也是利用了相似的原理。
现在让我们回到RAM 存储器上,对于RAM 存储器而言数据总线是用来传入数据或者传出数据的。
因为存储器中的存储空间是如果前面提到的存放图书的书架一样通过一定的规则定义的,所以我们可以通过这个规则来把数据存放到存储器上相应的位置,而进行这种定位的工作就要依靠地址总线来实现了。
对于CPU 来说,RAM 就象是一条长长的有很多空格的细线,每个空格都有一个唯一的地址与之相对应。
DRAM与内存基础概念
SDRAM与内存基础概念一、SDRAM内存模组与基本结构我们平时看到的SDRAM都是以模组形式出现,为什么要做成这种形式呢?这首先要接触到两个概念:物理Bank与芯片位宽。
PC133时代的168pin SDRAM DIMM1、物理Bank传统内存系统为了保证CPU的正常工作,必须一次传输完CPU在一个传输周期内所需要的数据。
而CPU在一个传输周期能接受的数据容量就是CPU数据总线的位宽,单位是bit (位)。
当时控制内存与CPU之间数据交换的北桥芯片也因此将内存总线的数据位宽等同于CPU数据总线的位宽,而这个位宽就称之为物理Bank(Physical Bank,下文简称P-Bank)的位宽。
所以,那时的内存必须要组织成P-Bank来与CPU打交道。
资格稍老的玩家应该还记得Pentium刚上市时,需要两条72pin的SIMM才能启动,因为一条72pin -SIMM 只能提供32bit的位宽,不能满足Pentium的64bit数据总线的需要。
直到168pin-SDRAM DIMM上市后,才可以使用一条内存开机。
下面将通过芯片位宽的讲述来进一步解释P-Bank 的概念。
不过要强调一点,P-Bank是SDRAM及以前传统内存家族的特有概念,在RDRAM中将以通道(Channel)取代,而对于像Intel E7500那样的并发式多通道DDR系统,传统的P-Bank 概念也不适用。
2、芯片位宽上文已经讲到SDRAM内存系统必须要组成一个P-Bank的位宽,才能使CPU正常工作,那么这个P-Bank位宽怎么得到呢?这就涉及到了内存芯片的结构。
每个内存芯片也有自己的位宽,即每个传输周期能提供的数据量。
理论上,完全可以做出一个位宽为64bit的芯片来满足P-Bank的需要,但这对技术的要求很高,在成本和实用性方面也都处于劣势。
所以芯片的位宽一般都较小。
台式机市场所用的SDRAM芯片位宽最高也就是16bit,常见的则是8bit。
内存的原理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM)---上
内存的原理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus DRAM)目录序言第一章 SDRAM的原理和时序1.1 SDRAM内存模组的物理Bank与芯片位宽1.1.1 物理Bank1.1.2 芯片位宽1.2 SDRAM的逻辑Bank与芯片容量表示方法1.2.1 逻辑Bank 与芯片位宽1.2.2 内存芯片的容量1.2.3 与芯片位宽相关的DIMM 设计1.3 SDRAM的引脚与封装1.4 SDRAM芯片初始化、行有效、列读写时序1.4.1 芯片初始化1.4.2 行有效1.4.3 列读写1.5 SDRAM的读/写时序与突发长度1.5.1 数据输出(读)1.5.2 数据输入(写)1.6 预充电1.7 刷新1.8 数据掩码1.9 SDRAM的结构、时序与性能的关系1.9.1 影响性能的主要时序参数1.9.2 增加PHR 的方法1.9.3 增加PFHR 的方法1.9.4 内存结构对PHR 的影响1.9.5 读/写延迟不同对性能所造成的影响1.9.6 BL 对性能的影响1.10 仓库物语第二章 DDR SDRAM的原理和时序2.1 DDR的基本原理2.2 DDR SDRAM 与SDRAM 的不同2.3 差分时钟2.4 数据选取脉冲(DQS)2.5 写入延迟2.6 突发长度与写入掩码2.7 延迟锁定回路(DLL)第三章 DDR-Ⅱ的原理和新技术3.1 DDR-Ⅱ内存结构3.2 DDR-Ⅱ的新操作与新时序设计3.2.1 片外驱动调校(OCD,Off-Chip Driver) 3.2.2 片内终结(ODT,On-Die Termination) 3.2.3 前置CAS、附加潜伏期与写入潜伏期3.3 DDR-Ⅱ未来发展3.3.1 DDR-Ⅱ的发展计划3.3.2 DDR-Ⅱ时代的封装技术第四章 Rambus DRAM的原理4.1 RDRAM 简介4.2 RDRAM 的结构简介4.2.1 RDRAM的L-Bank 结构4.2.2 RDRAM的主要特点4.3 RDRAM 的具体操作与相关技术4.3.1 初始化与命令包4.3.2 操作时序计算4.3.3 写入延迟与掩码操作4.3.4 多通道技术与多通道模组 4.3.5 黄石技术4.4 延迟与总线利用率的比较4.5 未来竞争展望第五章 内存模组介绍5.1 Unb 与Reg-DIMM 的区别5.2 DIMM 引脚的基本设计5.3 QBM 型DIMM5.4 模组的堆叠装配序言作为电脑中必不可少的三大件之一(其余的两个是主板与CPU),内存是决定系统性能的关键设备之一,它就像一个临时的仓库,负责数据的中转、暂存……不过,虽然内存对系统性能的至关重要,但长期以来,DIYer并不重视内存,只是将它看作是一种买主板和CPU 时顺带买的“附件”,那时最多也就注意一下内存的速度。
sdram原理(一)
sdram原理(一)SDRAM原理什么是SDRAM?SDRAM是随机存取存储器(Synchronous Dynamic Random Access Memory)的缩写,是一种常见的计算机内存。
它是一种同步存储器,具有高速读写的特性,广泛用于个人电脑、服务器、网络设备等计算机系统中。
SDRAM的工作原理SDRAM的原理相对复杂,下面将从浅入深地解释SDRAM的工作原理。
时钟信号和同步SDRAM的工作是通过时钟信号进行同步的。
在SDRAM中,时钟信号控制数据的读写和传输。
读写操作必须与时钟信号的上升沿或下降沿对齐,以确保数据传输的正确性。
存储单元和存储电容SDRAM的存储单元是由一对MOSFET(金属-氧化物-半导体场效应晶体管)和一个电容器组成。
MOSFET用于控制数据的读写操作,而电容器则用于存储数据。
存储电荷和刷新SDRAM中的电容器存储的是电荷,而不是电压。
电荷会随时间逐渐泄漏,因此需要定期刷新以保持数据的有效性。
刷新操作通过向每个存储单元施加一个恒定电压来完成。
行地址和列地址SDRAM的存储区域被划分为多个行和多个列。
行地址用于选择行,列地址用于选择列。
通过控制行地址和列地址,可以实现对特定数据的读写操作。
预充电和读取在进行读取操作之前,需要对存储单元进行预充电操作。
预充电操作将电容器的电压调整到正确的工作电压,以便进行下一次的读写操作。
CAS(列地址选择)延迟CAS延迟是SDRAM中的一个重要概念。
它表示在进行读取操作时,需要等待的时间,以确保数据的正确传输。
CAS延迟的数值决定了SDRAM的读取速度和性能。
总结SDRAM作为一种常见的计算机内存,具有高速读写和大容量的优势。
它的工作原理涉及时钟信号、存储单元、存储电容、刷新、行地址和列地址、预充电、CAS延迟等多个方面。
了解SDRAM的工作原理有助于我们更好地理解计算机系统中内存的工作方式和性能表现。
DDR SDRAM基本原理详细介绍
DDR SDRAM基本原理详细介绍DDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”。
DDR SDRAM在原有的SDRAM的基础上改进而来。
也正因为如此,DDR能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当今的主流。
由于SDRAM的结构与操作在上文已有详细阐述,所以本文只着重讲讲DDR 的原理和DDR SDRAM相对于传统SDRAM(又称SDR SDRAM)的不同。
一、DDR的基本原理有很多文章都在探讨DDR的原理,但似乎也不得要领,甚至还带出一些错误的观点。
这种内部存储单元容量(也可以称为芯片内部总线位宽)=2×芯片位宽(也可称为芯片I/O总线位宽)的设计,就是所谓的两位预取(2-bit Prefetch),有的公司则贴切的称之为2-n Prefetch(n代表芯片位宽)。
二、DDR SDRAM与SDRAM的不同DDR SDRAM与SDRAM的不同主要体现在以下几个方面。
DDR SDRAM与SDRAM一样,在开机时也要进行MRS,不过由于操作功能的增多,DDR SDRAM 在MRS之前还多了一EMRS阶段(Extended Mode Register Set,扩展模式寄存器设置),这个扩展模式寄存器控制着DLL的有效/禁止、输出驱动强度、QFC 有效/无效等。
由于EMRS与MRS的操作方法与SDRAM的MRS大同小异,在此就不再列出具体的模式表了,有兴趣的话可查看相关的DDR内存资料。
下面我们就着重说说DDR SDRAM的新设计与新功能。
差分时钟(参见上文“DDR SDRAM读操作时序图”)是DDR的一个必要设计,但CK#的作用,并不能理解为第二个触发时钟(你可以在讲述DDR原理时简单地这么比喻),而是起到触发时钟校准的作用。
由于数据是在CK的上下沿触发,造成传输周期缩短了一半,因此必须要保证传输周期的稳定以确保数据的正确传输,这就要求CK的上下沿间距要有精确的控制。
DDR,SDRAM中文入门教程
入门手册SDRAM内存系统:嵌入式测试和测量挑战 5SDRAM内存系统:嵌入式测试和测量挑战入门手册目录引言⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3-4 DRAM发展趋势⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3DRAM⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯4-6SDRAM⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯6-9 DDR SDRAM⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯6 DDR2 SDRAM⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯7 DDR3 SDRAM⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯8DIMMs⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯9-14 DIMM物理尺寸⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯9 DIMM数据宽度⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯9 DIMM排列⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯10 DIMM内存尺寸和速度⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯10 DIMM结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯10串行位置检测⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯13内存系统设计⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15-17设计仿真⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15设计检验⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15检验策略⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15 SDRAM检验⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯17词汇表⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯18-22 2 /memorySDRAM内存系统:嵌入式测试和测量挑战入门手册引言DRAM (动态随机访问存储器)对设计人员特别具有吸引力,因为它提供了广泛的性能,用于各种计算机和嵌入式系统的存储系统设计中。
本DRAM内存入门手册概括介绍了DRAM的概念,展示了DRAM可能的未来发展方向,并概括了怎样通过验证来改善内存设计。
DRAM发展趋势人们一直希望计算机内存变得容量更大、速度更快、功率更低、物理尺寸更小。
这些需求正推动着DRAM技术不断发展。
在过去几年中,多次技术增强已经推进了主流DRAM的发展,如SDRAM (同步DRAM)、DDR (双倍数据速率)SDRAM、DDR2 (双倍数据速率2) SDRAM和DDR3 (双倍数据速率3) SDRAM。
SDRAM及DDR DDR 原理简介及设计规则
SDRAM及DDR1、DDR2原理简介及设计规则
部门: 技术部 姓名: 司家生 日期: 2015/07/27
1
内容
概述 SDRAM简介及设计规则 DDR1简介及设计规则 DDR2简介及设计规则 总结
2
概述
Memory収展从最初的SDRAM到DDR、DDR2、DDR3再到新兴的DDR4,都 不SDRAM有着密切的联系。 SDRAM: Synchronous Dynamic Random Access Memory, 同步动态随机存储 器。
的1个clock周期之间。 DQS和CLK的长度差要控制在一定的范围内
DDR工作原理
DDR读时序图
读叏时,数据从DDR収送到CPU 命令信号参考CLK信号 DQ参考DQS信号,DQS在CLK交错点产生
21
DDR与SDRAM对比
DDR(Double Data Rate)双倍数据流技术,一个时钟周期内传输两次数据,它 能够在时钟的上升期和下降期各传输一次数据。DDR SDRAM可以在不SDRAM 相同的总线频率下达到两倍的数据传输率。
同步(Synchronous )是指其总线工作在同步时序的方式下,总线时钟以CPU时钟频率为基准。 动态(Dynamic )是指存储阵列需要丌断的刷新来保证数据丌丢失。 随机(Access )是指数据丌是线性一次顺序存储的,而是自由指定地址进行数据的读写。
DDR SDRAM: Double Date Rate SDRAM,即双倍数据速率的SDRAM,俗称 内存。
DDR差分时钟优势
All address and control input signals are sampled on the crossing of the positive edge of CK and negative edge of CK. Output (read) data is referenced to the crossings of CK and CK (both directions of crossing). 由于数据是在 CK 的上下沿触収,造成传输周期缩短了一半,因此必须要保证 传输周期的稳定以确保数据的正确传输,这就要求 CK 的上下沿 间距要有精确 的控制。但因为温度、电阻性能的改变等原因,CK上下沿间距可能収生变化, 此时不其反相的 CK#就起到纠正的作用(CK上升快下降慢,CK# 则是上升慢下 降快)。
DDRSDRAM基础知识教育课件
Cont’d
Rank 0
Chip 7
...
...
<0:7> <8:15> <56:63>
0x40
8B 8B
0x00
64B cache block
Data <0:63>
A 64B cache block takes 8 I/O cycles to transfer. During the process, 8 columns are read sequentially.
DDRSDRAM基础 知识PPT讲座
DRAM Basic Knowledge
DRAM Device Architecture DRAM Access Flow DRAM Basic Commands DRAM Command Schedule
Page Close Page Open Bank Interleave Commands Re-Order
DRAM Controller Basic
DRAM Controller Function & Architecture Address Mapping in DRAM Controller
DRAM Access Flow
DRAM Access Flow Overview
DRAM Access Flow
Also the data width of each bank Each DRAM device will have several banks
Cont’d
DRAM Device Architecture
Bank? Rank? Channel?
Cont’d
SDRAM内存基础知识
SDRAMดࡀᒀဤSDRAM ดࡀᒀဤ۾ࣗᇕ/memory 3ഺࡴዔččččččččččččččččččččččč4-5 DRAM खᐱཋဴ4DRAM čččččččččččččččččččččč5-7SDRAM ččččččččččččččččččččč7-10DDR SDRAM 8DDR2 SDRAM 9DDR3 SDRAM 10DIMMs čččččččččččččččččččč10-15DIMM ᇕಯߛࡁ10DIMM ၫࣞ10DIMM 10DIMM ดࡀྏਜ਼Ⴅࣞ11DIMM உ৩11ࠈቲᆡᒙଶހ14ดࡀᇹᄻଐčččččččččččččččččč16-18ଐෝผ16ଐଶዩ16ଶዩݽ17SDRAM ଶዩ17ࠤܭččččččččččččččččččččč19-23SDRAMดࡀᒀဤ۾ࣗᇕዔDRAM(ࣅზႲ૦षᆰࡀ)࣪ଐཽᏋᄂܰᎌᇢೆLjፐᆐᄋ೫ਓमࡼቶถLj᎖ᒬଐႯ૦ਜ਼༊ྜྷါᇹᄻࡼࡀᇹᄻଐᒦă۾DRAMดࡀࣗᇕগ౪೫DRAMࡼগศLjᐱာ೫DRAM༅ᏴࡼᆚखᐱLj݀গ౪೫ᐏዹᄰਭଶዩখ࿖ดࡀଐăDRAMखᐱཋဴཽඣጙᒇᇧᆃଐႯ૦ดࡀܤࡻྏৎࡍĂႥࣞৎĂൈৎࢅĂᇕಯߛࡁৎቃăᑚቋኊཇᑵᅎࣅᓹDRAMଆၣݙࣥखᐱăᏴਭབྷଂฤᒦLjࣶࠨଆၣᐐ༓ጯளᅎ೫ᓍഗDRAMࡼखᐱLjྙSDRAM(ᄴݛDRAM)ĂDDR(ၷ۶ၫႥൈ)SDRAMĂDDR2(ၷ۶ၫႥൈ2)SDRAMਜ਼DDR3(ၷ۶ၫႥൈ3)SDRAMăᏴଐႯ૦ดࡀᇹᄻᒦဧࡼDIMMs(ၷᒇރดࡀෝ్)ጐጙᒇᅎࣅᓹᑚጙዝăDIMMဣሚऱښጯள࠭ऻࡀDIMM౫ᐱࡵ۞౪ࣶৈࡀDIMMਜ਼FB-DIMM(ཝෂદߡࡼDIMMs)ă݀ݙဵᒑᎌଐႯ૦ดࡀݣᎌྏৎࡍĂႥࣞৎĂൈৎࢅĂᇕಯߛࡁৎቃࡼኊཇă༊ྜྷါᇹᄻ።ጐᎌಢ႒ࡼገཇLjጐభጲဧDRAMăࡣဵLjดࡀᇹᄻᏴଐႯ૦ᒦࡼဣሚऱါݙᄴ᎖༊ྜྷါᇹᄻăጙۅႁLjଐႯ૦ดࡀڔᓤᏴభރڰDIMMLjDIMMᏴᔝᓤਭ߈ᒦ଼ܣڔᓤᏴଐႯ૦ᒦăଐႯ૦ઓభጲᏴ৪൰ଐႯ૦ᒄઁLjᄰਭᐐଝৎધDIMMဍଐႯ૦ดࡀăஉਫLjଐႯ૦ᒦဧࡼดࡀገཇࣞରྏࡩ༄ਜ਼ᆚଐႯ૦ૺᎧDIMMጙဧࡼࡩ༄ਜ਼ᆚดࡀăରྏถೆࡼᓍገऱෂᎌೝৈăጙLjดࡀܘኊରྏଐႯ૦ᒜᐆဧࡼᒬดࡀ఼ᒜǗऔLjᏴଐႯ૦ࡼᄴጙดࡀᇹᄻᒦဧݙᄴᒜᐆࡼดࡀဟLjดࡀܘኊถ৫ᑵཀྵᏥቲăఎहࡼดࡀܪᓰᎌᓐ᎖ۣᑺดࡀରྏถೆăऎ༊ྜྷါᇹᄻጙۅဧৼࢾࡼดࡀᒙLjፐࠥઓᏴ৪൰ޘອઁݙถখܤดࡀᇹᄻă༊ྜྷါᇹᄻᒜᐆభጲཝෂ఼ᒜ༊ྜྷါᇹᄻᒦဧቋᄂࢾᒜᐆࡼดࡀăᄰޟ્ဧጙଜดࡀᒜᐆࡼጙᒬᄂࢾดࡀLjᎁછ༊ྜྷါᇹᄻࡼቶถਜ਼߅۾ăஉਫLjᏴ༊ྜྷါᇹᄻᒦဣሚࣶࣞޣดࡀઑݷᔫถೆݙሷᏴଐႯ૦ᇹᄻᒦกዹᒮገăᄰਭࠎݧJEDECܪᓰࡼดࡀਖपLjJEDEC (ೊ࢟ᔇୈ߈ଐᆕᏋ્)ጙᒇᆐดࡀቲጓᄋۑᓐăJEDECဵጙଜऻ፦ಽᔝᒅLj߅Ꮛ۞౪ดࡀᒜᐆĂଐႯ૦ᒜᐆĂހ၂ᒜᐆࢀࢀăఎहࡼJEDECܪᓰਖࢾ೫ᒜᐆᏴဣሚดࡀޘອဟܘኊᔥ၆ࡼਖपLjጲܣถ৫Ꭷᒜᐆࡼดࡀਜ਼ଐႯ૦ดࡀ఼ᒜઑݷᔫăᑚቋܪᓰঙ೫ᇕಯᄂ࢛ĂDIMM࢟വۇݚĂ࢟ቧĂࡀࢾፃĂถݷᔫĂดࡀፇࢀăଶዩਜ਼ހ၂ดࡀဵ॥९JEDECਖपဵۣᑺดࡀᎧᒜᐆޘອጙభణᏥቲૺઑݷᔫࡼਈݛᒾă4 /memorySDRAM ดࡀᒀဤቤࡼDRAMଐ൸ᔗྏৎࡍĂႥࣞৎĂൈৎࢅਜ਼ᇕಯߛࡁৎቃࡼଐႯ૦ਜ਼༊ྜྷါᇹᄻดࡀገཇăஉਫLjखည೫ሆෂࡼDRAM ܤછǖดࡀྏᄋLjดࡀᄟၫᄋLjᅃखޠࣞᄋLj࢟࢟ኹሆଢ଼Lj൝࢟ኹڼ७ିቃLjဟᒩႥൈᄋLjၫႥൈᄋLjดࡀᄰࡸဣሚऱښ࠭ࡍࡼ݀ቲቧᓞሶၫ୷ࡼႥࠈቲቧLjดࡀᄰࡸၫᄋLj࢟വۇමࣞᄋࢀࢀăᑚቋखᐱཋဴࡴᒘଐཽᏋဧቤଆၣਜ਼ቤLjଐĂଶዩਜ਼ࢯ၂ᔈࡼดࡀᇹᄻăᎅ᎖ดࡀဟᒩႥൈᄋૺ൝࢟ኹڼ७ିቃLjቧᅲᑳቶৎࣶ߅ᆐభణᏥቲดࡀࡼᆰᄌăஉਫLjखᐱཋဴဵቤࡼDRAM ถ߲ሚLjጲᒮ࢛খ࿖ดࡀᇹᄻࡼቧᅲᑳቶăᑚቋถ۞౪ࣅზ఼ᒜࡼODT(ຢ࣡)LjOCD(በຢᅪདࣅ)ቅᓰૺࡒAMB(ดࡀદߡ)ࡼཝෂદߡࡼDIMM ăDRAMDRAM ୷ดࡀಢቯࡼጙৈᎁဴဵถ৫ጲIC(ૹ߅࢟വ)ඛৈดࡀᏄৎࡼ࢟വဣሚăDRAM ࡼดࡀᏄ᎖࢟ྏᓒࡀࡼ࢟ă࢜ቯࡼDRAM Ꮔဧጙৈ࢟ྏૺጙৈྯৈFET(ޝ።ᄏ)ᒜ߅ă࢜ቯࡼSRAM(ஸზႲ૦षᆰดࡀ)ดࡀᏄݧནങৈFET ୈLjଢ଼ࢅ೫ሤᄴߛࡁဟඛৈIC ࡼดࡀᏄၫăᎧDRAM ሤ܈LjSRAM ဧৎ଼ܣLjాৎྏጵLjၫषᆰဟମৎăDRAM ਖ਼ቦஉ৩ᎅࣶৈดࡀᏄᔝ߅LjᑚቋดࡀᏄॊ߅ᎅቲਜ਼ᔝ߅ࡼೝᆒᑫ(ݬᅄ1)ăषᆰดࡀᏄኊገೝݛăሌኰᑊ෭ৈቲࡼᒍLjઁᏴኡࢾቲᒦኰᑊᄂࢾࡼᒍăધ௪જႁLjሌᏴDRAM IC ดݝࣗནᑳৈቲLjઁᒍኡᐋDRAM IC I/O(ၒྜྷ/ၒ߲)ᑣ୭ገࣗནገቖྜྷকቲࡼጙăDRAM ࣗནᎌຼડቶLjጐဵႁLjᏴࣗݷᔫᒦ્ຼડดࡀᏄቲᒦࡼၫăፐࠥLjܘኊᏴকቲࡼࣗቖݷᔫஉၦဟLjڳቲၫቖૄࡵᄴጙቲᒦăᑚጙݷᔫ߂ᆐᎾߠ࢟Ljဵቲࡼᔢઁጙሲݷᔫăܘኍᅲ߅ᑚጙݷᔫᒄઁLjݣถषᆰቤࡼቲLjᑚጙݷᔫ߂ᆐਈܕࡌఎࡼቲă۾ࣗᇕ/memory 5ᅄ1.DRAMs ดࡀᏄॊ߅ᎅቲਜ਼ᔝ߅ࡼೝᆒᑫăSDRAMดࡀᒀဤ۾ࣗᇕ࣪ଐႯ૦ดࡀषᆰቲॊᇜઁܭීLjดࡀषᆰᒦᔢޟࡼಢቯဵࣗནၿኔࡼดࡀᒍăᑚဵಯࡼLjፐᆐࣗནଐႯ૦ᒎഎጙۅገ܈ၫࣗནቖྜྷৎଝޟăࠥᅪLjࡍࣶၫᒎഎࣗནᏴดࡀᒦၿኔቲLjᒇࡵखညࡵᒎഎॊᑽᄢࡵᔇಿ߈ăDRAMࡼጙৈቲ߂ᆐดࡀෂLjጙࡡࡌఎቲLjิభጲषᆰকቲᒦࣶৈၿኔࡼݙᄴࡼᒍăᑚᄋ೫ดࡀषᆰႥࣞLjଢ଼ࢅ೫ดࡀဟዓLjፐᆐᏴषᆰᄴጙৈดࡀෂᒦࡼดࡀᏄဟLjݙܘڳቲᒍᒮቤख႙DRAMăஉਫLjቲᒍဵଐႯ૦ࡼᒍᆡLjᒍဵࢅᒍᆡăᎅ᎖ቲᒍਜ਼ᒍᏴݙᄴࡼဟମख႙Ljፐࠥቲᒍਜ਼ᒍআࡵሤᄴࡼDRAMᑣ୭Ljጲଢ଼ࢅॖᓤᑣ୭ၫĂ߅۾ਜ਼ߛࡁăጙۅႁLjቲᒍߛࡁገࡍ᎖ᒍLjፐᆐဧࡼൈᎧၫᎌਈăᐁ໐ࡼDRAM፱ᎌ఼ᒜቧLjྙRAS#(ቲᒍኡᐋࢅᎌ)ਜ਼CAS#(ᒍኡᐋࢅᎌ)Ljኡᐋᒊቲࡼቲਜ਼ኰᒍݷᔫăDRAM఼ᒜቧ۞౪ኡᐋቖྜྷࣗནݷᔫࡼWE#(ቖࣅࢅᎌ)ĂኡᐋD R A MࡼC S#(በຢኡᐋࢅᎌ)ૺOE#(ၒ߲ࣅࢅᎌ)ăᐁ໐ࡼDRAM፱ᎌፊݛ఼ᒜቧLj݀ᎌᒬဟኔਖपLjঙ೫ኔਜ਼ဟମਈᇹLjጲཀྵࢾDRAMᔫෝါăᐁ໐ࡼDRAMࣗནᒲ໐ᎌ႐ৈݛᒾăጙݛLjRAS#ᎧᒍᔐሣࡼቲᒍܤࢅăऔݛLjCAS#ᎧᒍᔐሣࡼᒍܤࢅăྯݛLjOE#ܤࢅLjࣗནၫ߲ሚᏴDQၫᑣ୭ă࠭ጙݛࡵྯݛ(ᒇࡵࣗནࡼၫ߲ሚᏴDQᑣ୭)ࡼဟମဟዓ(Latency)ăᔢઁጙݛဵRAS#LjCAS#ਜ਼OE#ܤ(ݙࣅ)LjࢀࡗดݝᎾߠ࢟ݷᔫᏴຼડቶࣗནઁᅲ߅ቲၫࡼૂআᔫă࠭ጙݛఎဪࡵᔢઁጙݛஉၦࡼဟମဵดࡀᒲ໐ဟମăၤቧࡼቧဟኔᎧܟዘኔᎌਈLjဵፊݛࡼăᑚቋᐁ໐DRAMᎌᄴݛဟᒩݷᔫăDRAMดࡀᏄܘኊၮቤLjܜࣀပၫดྏăᑚገཇࣀပ࢟༄ၮቤ࢟ྏăၮቤดࡀᎅดࡀ఼ᒜঌᐊLjၮቤဟମᒎܪፐݙᄴDRAMดࡀऎݙᄴăดࡀ఼ᒜ࣪ቲᒍቲஞRAS#ክણLjቲၮቤăᏴஞRAS#ክણஉၦဟLjቲᎾߠ࢟ݷᔫLjૂআஞRAS#ክણᒦኰᒍࡼቲၫăጙۅႁLjดࡀ఼ᒜᎌጙৈቲଐၫLjၿኔည߅ஞRAS#ၮቤᒲ໐ჅኊࡼჅᎌቲᒍă6 /memorySDRAM ดࡀᒀဤၮቤݽᎌೝৈ(ݬᅄ2)ăጙৈၮቤݽဵดࡀ఼ᒜᏴၮቤᒲ໐ࡼጙৈᅃखᒦၿኔၮቤჅᎌቲLjઁڳดࡀ఼ᒜऩૄࠀಯLjጲቲᑵޟݷᔫăᏴࡵࡉᔢࡍၮቤဟମ༄Lj્खညሆጙৈၮቤݷᔫᅃखăऔৈၮቤݽဵดࡀ఼ᒜဧᑵޟࠀಯดࡀݷᔫୣᄐྸහၮቤᒲ໐ăᑚᒬၮቤऱजᏴᔢࡍၮቤဟମดᐱఎၮቤᒲ໐ăᐁ໐ࡼDRAM ዝૺဣሚ೫DRAM IC ࡼၮቤଐၫLjࠀಯၿኔည߅ࡼቲᒍăᏴDRAM IC ดݝLjၮቤଐၫဵআၒྜྷLj఼ᒜᓹดࡀᑫቲᒍăጙৈআၒྜྷᔈᅪݝᒍၒྜྷᑣ୭ࡼቲᒍăᑚৈดݝၮቤଐၫݙኊገดࡀ఼ᒜᒦࡼᅪݝၮቤଐၫ࢟വăݝॊDRAM ᏴRAS#ᒲ໐༄ᑽߒጙৈCAS#Ljጲဧดݝည߅ࡼቲᒍखၮቤᒲ໐ăSDRAM ᏴాࡵᄴݛࠀಯဟLjDRAM ࡼፊݛݷᔫࡒ೫ࣶଐᄞᐵăSDRAM(ᄴݛDRAM)ဵᆐڳDRAM ݷᔫᄴݛࡵଐႯ૦ᇹᄻݝॊLjऎݙኊገোCE#(በຢࣅࢅᎌ)ĂRAS#ĂCAS#ਜ਼WE#ܟዘᓞધၿኔࢾፃჅᎌดࡀݷᔫෝါऎଐࡼăSDRAM ᐐଝ೫ဟᒩቧਜ਼ดࡀෘഎࡼগศăดࡀෘഎࡼಢቯན᎖SDRAM ဟᒩဍዘࡼCE#LjRAS#LjCAS#ਜ਼WE#ቧᓨზăޘອᓾ೯োCE#LjRAS#LjCAS#ਜ਼WE#ቧᓨზLjጲܭৃተါහၤดࡀෘഎăಿྙLjActivate (૮)ෘഎሶSDRAM ख႙ጙৈቲᒍLjࡌఎดࡀࡼጙৈቲ(ෂ)ăઁဵጙৈDeselect(नኡ)ෘഎኔLjᏴ࣪ᒍख႙Read Write ෘഎ༄൸ᔗࢾဟገཇăጙࡡဧActivate ෘഎࡌఎดࡀࡼቲ(ෂ)LjกඐభጲᏴดࡀࡼকቲ(ෂ)ᏥቲࣶৈRead ਜ਼Write ෘഎăገཇPrecharge(Ꮎߠ࢟)ෘഎLjਈܕকቲLjઁݣถࡌఎጙቲă۾ࣗᇕ/signal_memory 7ᅄ2.DRAM ၮቤဣሚऱښ۞౪ॊݚါၮቤਜ਼ᅃखၮቤă(ᅄຢᎅMicron Technology ႊᄋ)SDRAMดࡀᒀဤ۾ࣗᇕDDR SDRAMᄰਭᄋဟᒩႥൈĂᅃखၫૺඛৈဟᒩᒲ໐ࠅ႙ೝৈၫᆡ(ݬܭ1)LjDDR(ၷ۶ၫႥൈ)SDRAMᄋ೫ดࡀၫႥൈቶถăDDR SDRAMᏴጙᄟࣗནෘഎጙᄟቖྜྷෘഎᒦᅃखࣶৈดࡀᆡᒙăࣗནดࡀݷᔫܘኊख႙ጙᄟActivateෘഎLjઁෂৌᓹጙᄟReadෘഎăดࡀᏴဟዓઁጲඛৈဟᒩᒲ໐ೝৈดࡀᆡᒙࡼၫႥൈ።ࡊᎅೝৈĂ႐ৈڭৈดࡀᆡᒙᔝ߅ࡼᅃखăፐࠥLj࠭ೝৈೌኚࡼဟᒩᒲ໐ᒦࣗན႐ৈดࡀᆡᒙLjڳ႐ৈดࡀᆡᒙቖྜྷೝৈೌኚࡼဟᒩᒲ໐ᒦăDDR SDRAMᎌࣶৈดࡀࡀెLjᄋࣶৈୣᄐྸහࡼดࡀषᆰLj࠭ऎᄋดࡀࡒăดࡀࡀెဵጙৈดࡀᑫLjೝৈดࡀࡀెဵೝৈดࡀᑫLj႐ৈดࡀࡀెဵ႐ৈดࡀᑫLjጞࠥಢᅎ(ݬᅄ3)ă႐ৈดࡀࡀెገཇೝৈᆡ᎖ดࡀᄟᒍ(BA0ਜ਼BA1)ăಿྙLjᎌ႐ৈดࡀࡀెࡼDDR SDRAMࡼᔫऱါྙሆă၅ሌLjActivateෘഎᏴጙৈดࡀࡀెᒦࡌఎጙቲăऔৈActivateෘഎᏴऔৈดࡀࡀెᒦࡌఎጙቲăሚᏴLjభጲڳReadWriteෘഎࡼྀፀᔝख႙ࡵࡌఎቲࡼጙৈดࡀࡀెऔৈดࡀࡀెăᏴดࡀࡀెࡼReadਜ਼WriteݷᔫஉၦဟLjPrechargeෘഎਈܕቲLjดࡀࡀె࣪Activateෘഎᓰ۸ኙLjభጲࡌఎጙৈቤቲăᓖፀLjDDR SDRAMገཇࡼൈᎧࡌఎቲࡼดࡀࡀెၫᎌਈăࡌఎࡼቲᏗࣶLjገཇࡼൈᏗLjቲߛࡁᏗࡍLjገཇࡼൈᏗăፐࠥLj࣪ࢅൈ።LjጙࠨᏴඛৈดࡀࡀెᒦᒑ።ࡌఎጙቲLjऎݙဵጙࠨࡌఎቲࡼࣶৈดࡀࡀెăᏴดࡀࡀెᒍᆡೌࡵดࡀᇹᄻᒦࡼࢅᒍᆡဟLjᑽߒୣᄐྸහೌኚดࡀࡀెᒦࡼೌኚดࡀᔊăᏴดࡀࡀెᒍᆡೌࡵดࡀᇹᄻᒦࡼᒍဟLjೌኚดࡀᔊᆡ᎖ᄴጙৈดࡀࡀెᒦă8 /memoryܭ1.DDR SDRAMၫႥൈਜ਼ဟᒩႥࣞăDDR SDRAM ၫႥൈดࡀဟᒩDDR-266 266Mb/s/ᑣ୭133MHzDDR-333 333Mb/s/ᑣ୭166MHzDDR-400 400Mb/s/ᑣ୭200MHzᅄ3.DDR SDAMᒦࣶৈดࡀࡀెᄋ೫षᆰഉቶLjখ࿖೫ቶถăSDRAM ดࡀᒀဤDDR2 SDRAMDDR2 SDRAM ୷DDR SDRAM ᎌࣶࠀখăDDR2 SDRAM ဟᒩႥൈৎLj࠭ऎᄋ೫ดࡀၫႥൈ(ݬܭ2)ăႲᓹဟᒩႥൈᄋLjቧᅲᑳቶ࣪భణࡼดࡀݷᔫܤࡻᏗᏗᒮገăႲᓹဟᒩႥൈᄋLj࢟വۇࡼቧਜ૭ܤ߅ࠅၒሣLjᏴቧਜ૭ᆘᑵཀྵݚਜ਼࣡ܤࡻৎଝᒮገăᒍĂဟᒩਜ਼ෘഎቧࡼ࣡ሤ଼࣪ීLjፐᆐᑚቋቧဵሶࡼLj݀࣡Ᏼ࢟വۇăၫቧਜ਼ၫኡᄰဵၷሶࡼăดࡀ఼ᒜᒦቦᏴቖྜྷݷᔫᒦདࣅᑚቋቧLjDDR2 SDRAM ᏴࣗནݷᔫᒦདࣅᑚቋቧăࣶৈDDR2 SDRAM ೌࡵᄴጙৈၫቧਜ਼ၫኡᄰLjጙݛᄋ೫আᏭࣞăࣶৈDDR2SDRAM భጲᆡ᎖ดࡀᇹᄻሤᄴࡼDIMM Ljጐభጲᆡ᎖ดࡀᇹᄻݙᄴࡼDIMM ăஉਫLjၫਜ਼ၫኡᄰདࣅਜ਼၃૦ݙࣥܤછLjᄏན᎖ࣗན/ቖྜྷݷᔫૺषᆰࡼဵৈDDR2SDRAM ăᄰਭᄋODT(ຢ࣡)Lj݀ᄋODT ቧLjဣሚຢ࣡Lj݀ถ৫ဧDDR2 SDRAM ౫ᐱෝါࡀ࣪ຢ࣡ᔜᒋቲܠ߈(75๏Ă150๏ࢀࢀ)LjDDR2 SDRAM খ࿖೫ቧᅲᑳቶăຢ࣡ᔜᒋਜ਼ݷᔫᎅดࡀ఼ᒜᒦቦ఼ᒜLjᎧDDR2 SDRAM DIMM ࡼᆡᒙૺดࡀݷᔫಢቯ(ࣗནቖྜྷ)ᎌਈăODT ݷᔫࡴᒘৎੑࡼቧᅲᑳቶLjဧၫᎌࠊాࠎৎࡍࡼዛᅄLjᄴဟᄋ࢟ኹĂᄋᓞધႥൈĂଢ଼ࢅਭߡĂଢ଼ࢅISI(൩ମছཷ)ăDDR2 SDRAM Ᏼ1.8V ݷᔫLjଢ଼ࢅ೫ดࡀᇹᄻࡼൈLjᑚጙൈဵDDR SDRAM ࡼ2.5V ൈࡼ72%ăᏴ෭ቋဣሚऱښᒦLjቲᒦࡼၫጯளሆଢ଼LjဧᏴᎌࡼቲࣗནቖྜྷဟଢ଼ࢅ೫ൈăଢ଼ࢅᔫ࢟ኹࡼጙৈᎁဴဵଢ଼ࢅ೫൝࢟ኹڼ७ăᏴᓞધႥൈሤᄴဟLj࢟ኹڼ७ሆଢ଼્ᄋ൝ᓞધႥࣞLjᑽߒৎࡼဟᒩႥൈăࠥᅪLjၫኡᄰభጲܠ߈ᆐތॊቧăဧތॊၫኡᄰቧଢ଼ࢅ೫ᐅဉĂࠈཷĂࣅზਜ਼EMI(࢟ࠟছཷ)Ljᄋ೫ᐅဉăDDR2 SDRAM ౫ᐱෝါࡀభ࣪ތॊ࣡ၫኡᄰቲᒙăDDR2 SDRAM ྜྷࡼጙᒬቤถဵএଝဟዓLjဧࡻดࡀ఼ᒜᒦቦถ৫ᏴActivate ෘഎઁLjৎഉख႙Read ਜ਼Write ෘഎăᑚᎁછ೫ดࡀᅔᅊLjᄰਭဧDDR2 SDRAM ౫ᐱෝါࡀ࣪এଝဟዓܠ߈ᒙăDDR2 SDRAM ဧڭৈดࡀࡀెLjᄋࡵ1Gb ਜ਼2Gb DDR2 SDRAM ࡼၫࡒăᄰਭୣᄐྸහݙᄴࡼดࡀࡀెݷᔫLjڭৈดࡀࡀహహᄋ೫षᆰࡍቯดࡀDDR2 SDRAM ࡼഉቶăࠥᅪLj࣪ࡍቯดࡀLjDDR2 SDRAM ᑽߒᔢࣶڭৈดࡀᅃखޠࣞăDDR2 SDRAM ޘອᓾ೯ᎌ100ࣶLjᓍገถဵᆸඣෂࡼDDR2 SDRAM ถăྙኊ೫ஊᅲᑳࡼถૺݷᔫᇼஂLj༿ݬᏞDDR2 SDRAM ޘອᓾ೯ă۾ࣗᇕ/memory 9ܭ2.DDR2 SDRAM ၫႥൈਜ਼ဟᒩႥࣞăDDR2 SDRAM ၫႥൈดࡀဟᒩDDR2-400 400Mb/s/ᑣ୭200MHz DDR2-533 533Mb/s/ᑣ୭266MHz DDR2-667 667Mb/s/ᑣ୭333MHz DDR2-800 800Mb/s/ᑣ୭400MHzSDRAMดࡀᒀဤ۾ࣗᇕDDR3 SDRAMDDR3 SDRAMዝިᏗ೫DDR2 SDRAMࡼቶถăDDR3SDRAMᑽߒሆጙৎࡼၫႥൈਜ਼ဟᒩႥࣞ(ݬܭ3)ăᎾଐܤછ۞౪ǖDDR3 SDRAMᔫ࢟ኹଢ଼ࢅࡵ1.5VLjᑚဵDDR2 SDRAM 1.8Vᔫ࢟ኹࡼ83%ăDDR3 SDRAMဵFB-DIMM2(ཝෂદߡࡼDIMM2)ဣሚऱښገဧࡼดࡀăDDR3 SDRAMਖपᑵᏴఎखᒄᒦLjᏴJEDECຒᓰᒄ༄થ્ܤછăิభጲଝྜྷJEDEC DDR3 SDRAMॊ્()LjۑᓐఎखDDR3 SDRAMਖपLjิభጲପހJEDECᆀᐶဵ॥ᐽᄣຒᓰࡼDDR3 SDRAMਖपăDIMMsၷᒇރดࡀෝ్(DIMMs)ဵଐႯ૦ဧࡼރྜྷါดࡀෝ్ăDIMMsᎌݙᄴࡼᇕಯߛࡁĂดࡀၫࣞĂĂดࡀྏĂดࡀႥࣞਜ਼ดࡀஉ৩ăJEDECጯளਖࢾ೫DIMMsܪᓰLj݀ଖኚᔫLjጲਖࢾ᎖ቤࡼดࡀಢቯਜ਼ดࡀஉ৩ࡼቤቯDIMMsăDIMMᇕಯߛࡁგါ૦Ăᔫᐶਜ਼ॲᇗᒦဧܪᓰDIMMߛࡁăSO-DIMMs(ቃቯDIMM)ဵ᎖܊۾࢟ฎਜ਼హମᎌሢࡼဣሚऱښᒦࡼቃቯDIMMăઉࢳᒙᒎࡼဵᎧଐႯ૦ᓍۇຳቲࡼೝৈSO-DIMMLjܟᏏೌጞࠨሤăሯሷጙሆೝৈܟᏏೌᔫᆐઉࢳᄏLjSO-DIMMᔫᆐᐱఎࡼઉࢳߝ۔ăධฝDIMMs(ᆈቯDIMMs)܈SO-DIMMቃLj᎖ۇଐႯ૦ᒦăVLP-DIMMs (ިቃቯDIMM)ࡼࣞ୷Lj᎖ຢॲᇗᒦăDIMMၫࣞDIMMၫࣞན᎖ECC(ெࡇ൩)ᑽߒăECCဵଶހਜ਼ቅᑵࡇᇙࡼ8ৈቅዩᆡăܪᓰDIMM ၫࣞᏴᎌECCဟᆐ64ᆡLjᏴᎌ8ৈECCᆡဟᆐ72ᆡăDIMMဵDIMMᅲᑳࡼጙᔝดࡀ۸Ljᑽߒ64ৈၫᆡࡒECCဟᑽߒ72ৈᆡăೝৈဵDIMMೝᔝดࡀ۸ă႐ৈࣩဵDIMM႐ᔝดࡀ۸ăܭ4መာ೫ᎌECCဟᑽߒ64ᆡၫࣞࡼD I M MᎌࣶৈดࡀI CăᏴ෭ৈ࢛LjDIMMೝݾᎌᆐჅᎌดࡀICᄋᔗ৫ࡼహମăᆐஊᑚৈᆰᄌLjดࡀICᏴࢻݝሤઑࣧࢶă10 /memoryܭ3.ᎾଐࡼDDR3 SDRAMၫႥൈਜ਼ဟᒩႥࣞăDDR3 SDRAM ၫႥൈดࡀဟᒩDDR3-800 800Mb/s/ᑣ୭400MHzDDR3-1066 1066Mb/s/ᑣ୭533MHzDDR3-1333 1333Mb/s/ᑣ୭667MHzDDR3-1600 1600Mb/s/ᑣ୭800MHzܭ4.᎖DIMMࡼᒦඛৈDIMMࡼดࡀICၫ(ᎌECC)ਜ਼ඛৈดࡀICࡼၫI/OၫăDIMM ඛৈIC 4ৈI/O ඛৈIC 4ৈI/O ඛৈIC 4ৈI/O1ৈ16ৈIC 8ৈIC 4ৈIC2ৈ32ৈIC 16ৈIC 8ৈIC4ৈ64ৈIC 32ৈIC 16ৈICDIMM ดࡀྏਜ਼ႥࣞDIMM ดࡀྏན᎖ဧࡼดࡀIC ࡼྏਜ਼DIMM ᒙă512M b (ᑏᆡ)ดࡀI C భጲଐ߅ݙᄴࡼᒙ(ݬܭ5)ăD I M M Ⴅࣞན᎖D I M M ဧࡼD D R ĂD D R 2ਜ਼D D R 3SDRAM ᑽߒࡼဟᒩႥࣞăDIMM உ৩DIMM ᓍገஉ৩ᎌྯৈǖUDIMMs LjRDIMMs ਜ਼FB-DIMMs ăඛৈDIMM உ৩࣒ᎌᔈࡼᎁ࢛ਜ਼ሢቶăUDIMM ဵऻࡀDIMM ăUDIMM ݙદߡDIMM ࡼDDR ĂDDR2ਜ਼DDR3 SDRAM ቧ(ݬᅄ4)ăUDIMM ဵጙৈDIMM ဣሚऱښă࣪ၷDIMM ดࡀᇹᄻLjUDIMM ࡼႥࣞᔢLj߅۾ᔢࢅăดࡀ఼ᒜᒦቦᒇ఼ᒜჅᎌDRAM ቧăUDIMM ᎌદߡࡀLjݙ્ዓߕดࡀ఼ᒜᒦቦਜ਼ᏴUDIMM ࡼSDRAM ᒄମࡼቧăดࡀ఼ᒜᒦቦดࡀᄰࡸ፱ᎌࡼUDIMM ၫ၊ࡵቧᅲᑳቶሢᒜăሆၤፐႤ્ଢ଼ࢅቧᅲᑳቶǖᄋดࡀဟᒩႥࣞLjᄋਜ૭ޠࣞLjᄋดࡀᄰࡸUDIMM ၫLjᄋUDIMM ࡼၫăดࡀ఼ᒜᒦቦއఘඛৈೌĂඛᄟਜ૭Ăඛᄟਜ૭ॊᑽਜ਼ඛৈSDRAM ᑣ୭ăၥᑼஉ৩ࡼᔜఝᆰᄌሢᒜᓹดࡀᄰࡸభጲభణᏥቲࡼဟᒩຫൈਜ਼UDIMM ၫăݧࣖดࡀᄰࡸࡼดࡀ఼ᒜᆐᄋดࡀᇹᄻᒦࡼUDIMM ၫᄋ೫ጙᄟᅆăೝᄟࣖࡼดࡀᄰࡸభጲᑽߒೝৈႥUDIMM LjඛᄟดࡀᄰࡸጙৈUDIMMăܭ5.ݙᄴࡼ512Mb(ᑏᆡ)ดࡀIC ᒙဣಿăෂߛࡁI/Oᑣ୭ၫดࡀࡀె32Mb 4 416Mb 8 48Mb 16 4ᅄ4.UDIMM ᏴDIMM ᎌદߡDRAM ቧăRDIMMဵࡀၷᒇރดࡀෝ్ăRDIMMᄰਭદߡRDIMMࡼRDIMM SDRAMဟᒩĂෘഎቧਜ਼ᒍቧLjିၥᑼஉ৩ᆰᄌ(ݬᅄ5)ăဟᒩቧဧჄሤણ(PLL)દߡLjෘഎቧਜ਼ᒍቧဧࡀჄࡀᓤᒙદߡă࢜ቯࡼࡀDIMMဧጙৈPLL ICૺೝৈࡒࡀࡼICဣሚăดࡀ఼ᒜᒦቦဟᒩĂෘഎቧਜ਼ᒍቧއఘᓍۇਜ૭ĂD I M MೌĂRDIMMࡀਜ਼RDIMM PLLࡼᔜఝăᑚଢ଼ࢅ೫ၥᑼஉ৩LjభጲᏴดࡀᄰࡸဧৎࣶࡼRDIMMLjᄋ೫Ⴅࣞă࣪ၷሶDQၫሣਜ਼DQSၫኡᄰሣLjᎌદߡଢ଼ࢅቧঌࡼᎁဴăࠥᅪLjRDIMMดࡀྜྷဟମ܈UDIMMൻጙৈဟᒩᒲ໐Ljፐᆐገཇጙৈဟᒩᒲ໐Ljڳෘഎਜ਼ᒍቧჄࡀࡵRDIMMࡼࡀᒦăF B-D I M MဵཝෂદߡࡼD I M MăF B-D I M MဧD D R2SDRAMLjFB-DIMM2ဧDDR3 SDRAMăჅᎌDDR2SDRAMsਜ਼DDR3 SDRAMsቧ࣒ᏴFB-DIMMਜ਼FB-DIMM2ᒦࡒᎌAMB(ดࡀદߡ)ࡼIC࠭ดࡀᇹᄻᒦદߡ(ݬᅄ6)ăFB-DIMMਜ਼FB-DIMM2ဧݙᄴࡼAMBăᅄ5.RDIMMદߡDIMMࡼDRAMဟᒩĂෘഎቧਜ਼ᒍቧăᅄ6.FB-DIMMદߡFB-DIMMࡼDDR2 SDRAMቧăᅄ7.FB-DIMM࢛ࡵ࢛Ⴅࠈቲஉ৩ăดࡀ఼ᒜᒦቦܟጙৈFB-DIMM ဧᔢࣶ24࣪ႥތॊቧLjᎧดࡀ఼ᒜᒦቦᄰቧLjᄴဟဧᔢࣶ24࣪ႥތॊቧLjᎧሤࡼFB-DIMM ᄰቧ(ݬᅄ7)ăᑚቋቧဵሶࡼLj࢛ࡵ࢛ࡼLjဧႥࠈቲଆၣLjख႙ෘഎਜ਼ၫă10࣪ቧڳฉሶጓᇗ࠭ดࡀ఼ᒜᒦቦࠅ႙ࡵAMB Lj12-14࣪ቧڳ۱ሶጓᇗ࠭AMB ሶૄࠅ႙ࡵดࡀ఼ᒜᒦቦăFB-DIMM உ৩ᔥ၆ሆෂࡼሚࡔႥၫᔊଐखᐱཋဴLjᎌጙቋ࢛ࡵ࢛Ⴅࠈቲᄰവஉ৩ࡔᄐ݀ቲᔐሣࡼၥᑼஉ৩ăFB-DIMM உ৩ᒒᏴጲཝݝดࡀႥࣞᄰਭAMB ࠭FB-DIMM ࡼDDR2ดࡀࠅ႙ၫLjઁࠅ႙ࡵࠈቲ۱ሶ࢛ࡵ࢛ቧLjઁࠅ႙ࡵดࡀ఼ᒜᒦቦăࠈቲᑷޠ12ᆡLjࣞᆐ10ᄟฉሶቧᄰവࡵ14ᄟ۱ሶቧᄰവăᏴጙৈDDR2ဟᒩᒲ໐ᒦࠅ႙12ৈࠈቲᆡăፐࠥLjิభጲڳDDR2ဟᒩຫൈ߇ጲ12LjࡻࡵႥࠈቲᄰവࡼၫႥൈăጐభጲڳDDR2ၫႥൈ߇ጲ6LjࡻࡵႥࠈቲᄰവࡼၫႥൈ(ݬܭ6)ăଐႯ૦ᓍۇดࡀᇹᄻဟᒩဵDDR2ဟᒩࡼጙۍăAMB ᄋ೫PLL ถLjጲೝ۶ࡼႥࣞདࣅDDR2 SDRAM ဟᒩăฉሶᄰവၫৼࢾᏴ10Lj۱ሶᄰവၫᏴ12-14ᒄମăభጲڳᄰവၫ߇ጲ12ৈࠈቲᆡLjࡻᑷᒦࡼᆡၫ(ݬܭ7)ăฉሶᄰവৼࢾᏴ10ৈLjፐࠥඛৈᑷᎌ120ৈᆡăোFB-DIMM ဵ॥ဧECC ૺဧࡼࠈቲCRC ᆡၫLj۱ሶᄰവၫ્ܤછăಿྙLjᏴᎌECC ဟLjኊገᏴጙৈ۱ሶᑷᒦࠅ႙ೝৈ64ᆡᔊ(ᔐᆡၫᆐ2x64=128ᆡ)ă12ᄟ۱ሶᄰവĂඛৈᑷᔐৢ144ᆡభጲࠀಯᑚጙၫႥൈăጙऱෂLjᏴᎌECC ဟLjኊገᏴጙৈ۱ሶᑷᒦࠅ႙ೝৈ72ᆡᔊ(ᔐᆡၫᆐ2x72=144ᆡ)ăኊገ13ᄟ14ᄟ۱ሶᄰവLjፐᆐ12ᄟ۱ሶᄰവĂඛৈᑷ144ᆡᔐᆡၫᎌᆐ144ৈၫᆡᅪଝࠈቲCRC ᆡᄋᔗ৫ࡼᆡၫăܭ7.FB-DIMM ࠈቲၫ۱ሶᑷࡼޠࣞན᎖ဧࡼ۱ሶᄰവၫăᄰവၫጙৈࠈቲᑷᒦࡼᆡၫ10ᄟฉሶᄰവ12012ᄟ۱ሶᄰവ14413ᄟ۱ሶᄰവ15614ᄟ۱ሶᄰവ168ܭ6.FB-DIMM ࢛ࡵ࢛ࠈቲᄰവࡼࠈቲၫႥൈན᎖FB-DIMM ࡼDDR2 SDRAM ࡼႥࣞăDDR2 SDRAM ၫႥൈDDR2ဟᒩࠈቲၫႥൈDDR2-533 533Mb/s/ᑣ୭266MHz 3.2Gb/s DDR2-667 667Mb/s/ᑣ୭333MHz 4.0Gb/s DDR2-800 800Mb/s/ᑣ୭400MHz 4.8Gb/sጙᄟFB-DIMMᄰࡸᑽߒᔢࣶڭৈFB-DIMMăFB-DIMMᓍۇݚገৎଝ଼ܣLjፐᆐดࡀ఼ᒜᒦቦᒑኊገඛᄟᄰࡸ24ᄟႥቧਜ૭Ljᑚቋਜ૭ࡼਜ૭ޠࣞݙጙࢾሤᄴăࡣဵLjUDIMMsRDIMMsኊገᔈดࡀ఼ᒜᒦቦࡼࡍࡼ݀ቲቧ(ෘഎLjᒍLjၫࢀࢀ)Ljᑚቋਜ૭ޠࣞܘኍປLjጲᑵཀྵᏥቲăᎅ᎖ି೫ඛᄟดࡀᄰࡸࡼFB-DIMMቧၫૺ଼છ೫࢟വۇਜ૭ݚLjดࡀ఼ᒜᒦቦభጲᑽߒৎࣶࡼFB-DIMMดࡀᄰࡸ(ݬᅄ8)ăᑚፀᆜᓹৎࡼดࡀࡒLjፐᆐభጲᄴဟ૮ඛᄟดࡀᄰࡸăFB-DIMM༄ᑵ᎖ॲᇗᒦLjገཇऻޟࡍࡼดࡀᇹᄻăᎾଐ࣡ᔫᐶጐဧF B-DIMMsăࠈቲࡀᏴᑤހჅᎌଐႯ૦DIMM࣒ᎌࠈቲࡀᏴᑤހ(SPD)ถLjᏴଐႯ૦ఎ૦ਭ߈ᒦᆐଐႯ૦BIOSᄋDIMMดࡀᒙቧᇦLjྙดࡀྏĂႥࣞĂဟዓĂဟኔĂᒜᐆࢀࢀ(ݬܭ8)ăᏴఎ૦ဟLjB I O S(۾ၒྜྷၒ߲ྟୈ)ဧS P DถࣗནඛৈDIMMࡼᒙቧᇦăઁဧᑚቋቧᇦᒙดࡀ఼ᒜᒦቦૺඛৈUDIMMਜ਼RDIMMࡼDRAMෝါਜ਼౫ᐱෝါࡀăJEDECܪᓰਖࢾ೫SPDถă࣪UDIMMsਜ਼RDIMMsLjSPDถᏴቃቯऻጵပดࡀICᒦဣሚLjࡒᎌࢅႥI2CాLjᆡ᎖ඛৈDIMMăᓍۇᎌጙৈI2CాLj࣪ඛৈDIMMރݹᎌጙৈᆎጙࡼᒍ(0-7)ăᏴఎ૦ဟLj્ဧI2CాቅዩඛৈDIMMރݹăྙਫࡀᏴDIMMLjกඐBIOSࣗནSPDᒋă࣪FB-DIMMsLjSPDถᏴAMBᒦဣሚLjAMBᎌI2CాăFB-DIMM I2Cా߂ᆐSMbus (ᇹᄻಯᔐሣ)ăSMbusᏴඛৈFB-DIMMᒦᒙAMBăᅄ8.FB-DIMMดࡀ఼ᒜᒦቦᑽߒ႐ᄟᄰࡸLjඛᄟᄰࡸᎌᔢࣶڭৈFB-DIMMsăဧ1GB FB-DIMMsభถᔐৢᎌ32GBࡼᇹᄻดࡀăᑚభጲဧ4GB FB-DIMMs଼ܣᐐޠࡵ128GBăᑚඐࡍࡼดࡀྏ࣪ቶถॲᇗਜ਼࣡ᔫᐶᇢೆăᔊஂၫถහၤSPDလങᒜᒋ0ࢾፃ೫ቖྜྷෝ్ᒜᐆࠈቲดࡀᒦࡼᔊஂၫ80 1SPDดࡀᔊஂᔐၫ08 2۾ดࡀಢቯ(FPMEDO)0102 3ดࡀ۸ࡼቲᒍၫ0C 4ดࡀ۸ࡼᒍၫ0A 5ᑚৈดࡀෝ్ᒦࡼᇕಯดࡀࡀెၫ01 6ᑚৈෝ్ࡼၫࣞ40 7ၫࣞ(ኚ)00 8ෝ్࢟ኹా࢟ຳ01 9ᑚৈᔝୈࡼRASྜྷဟମ3C 10ᑚৈᔝୈࡼCASྜྷဟମ0F 11ෝ్ெࡇᒙಢቯ(ऻໜ๔ቶ,ໜ๔ቶ,ECC)000102 12ၮቤႥൈ/ಢቯ0083 13ጙDRAMࣞ10 14ெࡇDRAMၫࣞ00 15-61Ꮎഔ0062SPDኀࢿ00 63ᔊஂ0-62ቅዩਜ਼ଐႯࡻ߲64ᒜᐆJEDEC IDࡔ൩2C 65-71ᒜᐆJEDEC IDࡔ൩(ኚ)00 72ᒜᐆᆡᒙ01-0873-90ᒜᐆݝୈܠభܤ91PCBဤܰ൩01-09 92PCBဤܰ൩(ኚ)0093ᒜᐆฤ॑భܤ94ᒜᐆᒲభܤ95-98ෝ్ኔభܤ99-125ᒜᐆᄂࢾၫభܤ126-127Ꮎഔ00128-255ᎌࢾፃఎहઓᔈᎅܭৃFFܭ8.ଐႯ૦BIOSဧࠈቲࡀᏴᑤހ(SPD)ాࣗནDIMMᒙăJEDECܪᓰਖࢾ೫SPDၫăดࡀᇹᄻଐޘອଐࡼ༄ଂݛဵޘອገཇĂޘອஉ৩ଐਜ਼ᔇᇹᄻଐăᔇᇹᄻଐᒄጙဵดࡀᇹᄻăดࡀᇹᄻଐན᎖ดࡀྏĂႥࣞĂൈĂሚᎌܪᓰĂቤࡼᑵᏴखᐱࡼܪᓰĂᒮሚᎌଐૺገཇăଐႯ૦በຢᔝᒜᐆ࣪ଐႯ૦ดࡀᇹᄻଐᎌᓹ੪ࡍ፬ሰă෭ቋଐႯ૦በຢᔝᒜᐆᎌᔈࡼހ၂߈ኔĂଶዩഗ߈ਜ਼ޘອހ၂ᇴۂăጙۅႁLjᑚቋଐႯ૦በຢᔝᒜᐆࡼᆀᐶ્ීᄰਭରྏถೆހ၂ࡼดࡀޘອăଐෝผดࡀᇹᄻଐࡼጙৈਈݝॊဵଐෝผă࣪ดࡀᇹᄻཝෂቲෝผࡼᒮገቶݙభࢅৰăளዩܭීLj࢟ᔜᒋᒑဵܤછଂ๏Ljభถ્ดࡀᇹᄻࡼభణᏥቲࡒීመ፬ሰăดࡀᇹᄻଐෝผ።۞౪ೌࡵᏇቯดࡀᇹᄻဟྀੜጥࡴᒘࡼყހঌᏲࡼ፬ሰăྙਫᏇቯᎅ᎖ყᄿঌᏲऎᄫᒏᏥቲLjଶዩਜ਼ࢯ၂ഗ߈ऻޟ౩ซăࠥᅪLjෝผ።ဧጥყᄿঌᏲLjॊᇜყᄿހ၂࢛ࡼቧăၫᎌࠊాዘᓹ࠭ดࡀ఼ᒜᒦቦདࣅࡵSDRAMᑣ୭ࡼቧਜ૭ܤછăყހ࢛።భถణத၃૦ᑣ୭Ljጲܣጥถ৫መာ၃૦އఘࡼቧăᎌဟᑚဵݙభถࡼLjገဧดރĂހ၂း࢟വۇਜ਼ᓜყހଚਜ਼ॺᓐᓤᒙLjଶჃ੪ซࡻࡵࡼቧăቧෝผᒦጐ።۞౪ᑚቋყހॺᓐᓤᒙLjጲ೫ஊ࣪SDRAMቧૺቧހࡼ፬ሰăଐଶዩᏴଐᒦဧቤࡼDRAMถገཇဧቤࡼଐऱजਜ਼ଆၣLj۞౪ଐෝผቤଆၣૺቤࡼBIOSݷᔫăஉਫLjDRAMଐဣሚऱښገཇཝෂଶዩਜ਼ހ၂Lj۞౪࢟വۇ৩ࡵྟୈݷᔫLjጲۣᑺดࡀభణᏥቲăྙਫดࡀᇹᄻᎅ᎖ଐဣሚऱښᎌཝෂଶዩऎखညਿႲ૦ࡇᇙLjกඐޘອభణቶ્ሆଢ଼ăࠥᅪLjఱઓభถገཇޘອ൸ᔗJEDECᒜᐆਖࢾࡼᒬጙᒘቶހ၂ገཇăଶዩݽ፱ᎌጙৈݽLjኸႥࢯ၂ྀੜଐဣሚऱښᒦࡼଐᆰᄌऻޟᒮገăଝޘອఎखᒲ໐ገཇᏴଐᒦᄋ༄ਖચଶዩ/ࢯ၂ăਖચᒦ።ཀྵࢾሆၤገཇǖljቋဵቤࡼଐᏄǛቋဵᒮࡼଐᏄǗljᏴਭབྷࡼଐገܜቋᏄǛገখܤቋᏄǛljኊገဠඐࢀࡼଶዩਜ਼ހ၂Ǜހ၂ဵ॥ገཇᓜݷᔫෝါቧ൩ቯǛljኊገቋᓜଐถǛ(ྙყހ࢛ހ၂ଚ)ෝผॊᇜဵ॥ጯளఠ೫ყހਜ਼ᏇቯǛဵ॥ኊገቧᏎǛဵ॥ኊገᓜྟୈ࣪፮ୈᒊቲހ၂Ǜljኊገቋણஹހ၂Ǜ(ྙᆨࣞLjဘࣞࢀ)ljኊገއఘቋ࢟വݷᔫቧᇦĂጲቲࢯ၂Ǜljገཇቋजਖܪᓰހ၂Ǜဵ॥ဧଶዩ/ࢯ၂ހ၂࢛Ljހ၂ᏴᒜޘອǛဵ॥ဧଶዩ/ࢯ၂ހ၂࢛ᆒኀဧᒦࡼޘອǛᐏዹಯ༄ݙᒀࡸࡼሲᒦࡼज़ሙǛಿྙLj෭ቋଶዩݽ۞౪৩ጙৈଶዩᏇቯLjᒦᎌࡍࡼყހހ၂࢛LjଶዩࡒᎌቤቯASIC/FPGA ࡼቤᇹᄻஉ৩ăଶዩᏇቯᔢੑጲཝႥᏥቲLjጲଶዩႥݷᔫਜ਼ቶถăআᏭࡼଐገཇৎଝཝෂއఘဣဟݷᔫLjጲኸႥཀྵࢾᆰᄌăጙࡡଶዩᏇቯᑵཀྵᏥቲ݀ᅲ߅ଶዩLjభጲৎࡼހ၂࢛ဣሚᔢᒫᏇቯăSDRAM ଶዩDRAM ଶዩਜ਼ހ၂ଆၣጞ౷ଐሲăDRAM ଐభॊᆐሆၤಢቯǖଐႯ૦ดࡀ఼ᒜᒦቦIC LjดࡀIC LjAMB ICs LjDIMMs LjଐႯ૦ᓍۇਜ਼༊ྜྷါᇹᄻăඛৈޘອಢቯ࣒ገཇݙᄴࡼଶዩݽĂݙᄴࡼଶዩހ၂ਜ਼ݙᄴࡼހ၂۸ăಿྙLjดࡀIC ଐཽᏋݙ્ଶዩ࢟വۇஉ৩LjऎDIMM ଐཽᏋᐌገଶዩDIMM ࢟വۇஉ৩ăᎅ᎖ࠀಯᄂࢾࠀಯࡼገཇૺࣖᄂࡼ༊ྜྷါᇹᄻၒྜྷ/ၒ߲ᒙLjดࡀ఼ᒜጙۅဵᎅ༊ྜྷါᇹᄻଐཽᏋଐࡼăஉਫLjଐᔫࡼීመᔝ߅ݝॊဵଐดࡀ఼ᒜૺଐดࡀ఼ᒜਜ਼ดࡀIC ᒄମࡼ࢟വۇݚăଶዩᑚݝॊଐ࣪భణᏥቲᒗਈᒮገăDRAMଶዩਜ਼ހ၂ଆၣገཇጙᇹހ၂ހ۸Ljྙནዹာ݆Ăာ݆Ă൝ॊᇜጥĂყᄿĂހ၂ଚĂॊᇜྟୈĂጙᒘቶހ၂ྟୈࢀࢀ(ݬܭ9)ăހ၂۸ܘኊᆐ࢟ቧਜ਼ፇށᄋறཀྵࡼყހĂறࣞݧૹਜ਼ᅲᑳࡼᇹᄻއఘถೆăᆐۑᓐଐཽᏋኸႥଶዩดࡀݷᔫLjથኊገ༓ࡍࡼॊᇜถăဧ൝ॊᇜጥପހଐႯ૦ᇹᄻ༊ྜྷါᇹᄻࠎᐆ೫ጙৈ༓ࡍࡼଶዩਜ਼ࢯ၂ఎखણஹă൝ॊᇜጥৌᔍਜ਼ਈೊࠀಯᔐሣࣅĂดࡀࣅਜ਼ၒྜྷ/ၒ߲ݷᔫă൝ॊᇜጥᎌཝෂࡼᇹᄻቧᇦLjᄋ೫ਈࡼଐ࣊ފೆLjጲއఘဣဟᇹᄻݷᔫăࠥᅪLjဧာ݆ਜ਼൝ॊᇜጥᔏყހĂ߿खਜ਼መာถభጲᏴᄴጙৈືࡼྟୈܭĂፇܭĂၫᔊ݆ተਜ਼ෝผ݆ተᒦཝෂއఘଐቧᇦăஉਫLjᄋ೫༓ࡍĂཝෂĂࡼᏇቯॊᇜถăდయᄋཝෂࡼጙᇹLj۞౪ጓดഌሌࡼာ݆ĂᑞᑵࡼތॊTDRਜ਼ᑽߒNexus Technologyดࡀࡼ൝ॊᇜጥLjဧࡻ༊ྜྷါਜ਼ଐႯ૦ଐཽᏋถ৫ኸႥறཀྵ࣪ดࡀଐቲ࢟ాހ၂LjଶዩดࡀଐࡼᏥቲ༽ౚăᔐᒄLjᑚᄁᄋ೫߲ࡼቶถਜ਼༄ჅᆚᎌࡼጵቶLjဧ߅ᆐ༊ྜྷါᇹᄻਜ਼ଐႯ૦ดࡀᇹᄻଶዩਜ਼ࢯ၂ࡼಯሯஊऱښăଶዩྀᇗጥ࢟വۇஉ৩࣡ਜ૭ᔜఝནዹာ݆,ࡒTDRތॊਜ૭ᔜఝནዹာ݆,ࡒTDRਜ૭ޠࣞནዹာ݆,ࡒTDRࠈཷནዹာ݆,ࡒTDT࢟ൈਜ਼ቧ࢟Ꮞᒠ,ᐅဉ,ඇࠦਜ਼ෂनᄢာ݆ဟᒩቧᒠ,ဍਜ਼ሆଢ଼ဟମ/ᓞધႥൈ,౫ຫဟᒩൔ౬ሣာ݆,ᓤᎌ࣌ࣅॊᇜྟୈෘഎ,ᒍਜ਼ၫᎌࠊా,ဟᒩ,ኡᄰਜ਼ၫቧມጤာ݆,ᓤᎌ࣌ࣅॊᇜྟୈFB-DIMMࠈቲቧၫᎌࠊాာ݆,ᓤᎌࠈቲၫጙᒘቶਜ਼ॊᇜྟୈ,ቧᏎਜ਼FB-DIMMଚፇኔਜ਼ဟኔดࡀᇹᄻఎ૦߱ဪછፇਜ਼ဟኔ൝ॊᇜጥ,ᓤᎌSDRAMᑽߒᄁୈSDRAMෝါࡀݷᔫ൝ॊᇜጥ,ᓤᎌSDRAMᑽߒᄁୈSDRAMෘഎፇਜ਼ဟኔ൝ॊᇜጥ,ᓤᎌSDRAMᑽߒᄁୈࣗ/ቖၫᎌࠊా൝ॊᇜጥ,ᓤᎌSDRAMᑽߒᄁୈၮቤݷᔫ൝ॊᇜጥ,ᓤᎌSDRAMᑽߒᄁୈดࡀᄰࡸጓᇗ൝ॊᇜጥ,ᓤᎌFB-DIMMᑽߒᄁୈܭ9.ଶዩྀᇗਜ਼ሤਈހ၂۸ăࠤܭᆐऱܣއᏞLj۾ࠤܭᒦથ۞౪۾ᆪᒦᎌဧࡼޟၣᎫăดࡀદߡ(AMB)ǖᄋᒝถฉሶਜ਼۱ሶᄰࡸ߱ဪછLjਈೊႥࠈቲဟᒩLjࢾᆡᑷܟஏLjଶዩᄰࡸೌถೆă७ࣞǖቧ༓ࣞăᏴ࢟ᔇୈᒦLj७ࣞᄰޟᒎ࢟ኹൈăෝผቧǖࡒᎌೌኚభܤ࢟ኹࡼቧăෝၫᓞધ(ADC)ǖڳ࢟ቧᓞધ߅ಭྲࡼऔᒜࡼጙᒬၫᔊ࢟ᔇୈăፊݛǖऻᄴݛă൝ॊᇜጥᏥቲᔈࡼནዹဟᒩăဟᒩࣖೂ᎖Ă༦ݙᒀࡸۻހ۸ࡼࢾဟăᑚဵĐࢾဟđݧૹෝါࡼăၱିǖቧ७ࣞᏴ࠭ጙৈ࢛ࠅၒࡵጙৈ࢛ࡼਭ߈ᒦሆଢ଼ăཆᐜᑫ(BGA)ǖጙᒬૹ߅࢟വॖᓤăࡒǖຫൈपᆍLjᄰޟሢࢾᆐ-3dB ăᆡǖጙৈऔᒜᔊ९Ljᓨზభጲဵ10ăᔊஂǖጙᒬၫᔊቧᇦᆡLjᄰޟᎅ8ৈᆡᔝ߅ăበຢࣅ(CE#)ǖ૮ୈăበຢኡᐋ(CS#)ǖኡᐋୈăဟᒩႥൈǖ۸ᒊቲ۾ݷᔫࡼႥൈLjᆡᆐඛᒲ໐ၫăᒍኡᐋ(CAS#)ǖኡᐋୈดঢቭབࡼᒍăܪǖືܪߛLjభጲڳᎧ݆ተ࣪Ljቲৎଝᓰཀྵࡼހăክણྑࡔ൩(CRC)ǖ࠭ၫ్ᒦᅎࡴ߲ࡼĂᎧၫ్ጙࡀࠅၒࡼၫᔊLjጲଶހၫૅႼăᄰਭᒮቤଐႯCRC Lj݀ڳᎧᔢ߱ख႙ࡼᒋቲ܈୷Lj၃૦భጲଶހࡵ෭ቋಢቯࡼࠅၒࡇᇙăॊ۴(dB)ǖܭာೝৈ࢟ቧᒄମൈሤ࣪ތࡼᆡLjࢀ᎖ೝৈ࢟ຳᒄ܈ޟ࣪ၫࡼ10۶ăۻހ۸(DUT)ǖހጥހ၂ࡼ۸ăၫᔊာ݆ǖጙᒬာ݆Ljဧෝၫᓞધ(ADC)ڳހࡻࡼ࢟ኹᓞધ߅ၫᔊቧᇦăॊ߅ྯᒬಢቯǖၫᔊࡀာ݆Ăၫᔊ፧ာ݆Ăၫᔊནዹာ݆ăၫᔊ፧ာ݆(DPO)ǖጙᒬၫᔊာ݆Ljத႒᎖ෝผာ݆ࡼመာᄂ࢛Ljᄴဟᄋࠅᄻၫᔊာ݆ࡼᎁဴ(݆ተࡀĂᔈࣅހࢀ)ăDPO ݧ݀ቲࠀಯஉ৩Ljڳቧࠅ႙ࡵᐜቯመာLjᑚᒬመာጲાࣞࢀऱါဣဟመာቧᄂ࢛ăDPO ጲྯৈᆒࣞመာቧǖ७ࣞĂဟମਜ਼७ࣞᏴဟମࡼॊݚăၫᔊནዹာ݆ǖጙᒬၫᔊာ݆LjݧࢀဟནዹऱजLjݔመာቧዹ࢛Ljᄂܰးறཀྵݔຫൈ߅ॊᏐᏐ᎖ာ݆ནዹႥൈࡼቧăၫᔊቧǖဧಭྲࡼऔᒜၫᔊܭာ࢟ኹዹ࢛ࡼቧăၫᔊࡀာ݆(DSO)ǖጙᒬၫᔊာ݆Ljᄰਭၫᔊནዹݧૹቧ(ဧෝၫᓞધ)ăဧࠈቲࠀಯஉ৩Lj఼ᒜݧૹĂઓஏෂਜ਼ᐜመာăၫᔊછǖၺຳᇹᄻᒦࡼෝၫᓞધ(ADC)Ᏼಭྲࡼဟ࢛࣪ቧནዹLj݀Ᏼᑚቋ࢛ڳቧ࢟ኹᓞધ߅ၫᔊᒋ(߂ᆐዹ࢛)ࡼਭ߈ăၷ۶ၫႥൈ(DDR)ǖख़ᒋၫႥൈဵෘഎڳဟᒩၒྜྷࡵୈࡼႥൈࡼೝ۶ăၷᒇރดࡀෝ్(DIMM)ǖPCຳგᒦࣅზႲ૦षᆰดࡀୈဧࡼഗቲࡼॖᓤऱښăࣅზႲ૦षᆰดࡀ(DRAM)ǖᏴࣖࡼ࢟ྏᒦࡀඛৈၫᆡࡼጙᒬดࡀăெࡇ൩(ECC)ǖଶࡇਜ਼ெࡇࡼ8ৈቅዩᆡăޝᄏ(FET)ǖᎅభܤ࢟ޝ఼ᒜၒ߲࢟ഗࡼᄏăறᇼମཆᐜᑫ(FBGA)ǖጙᒬૹ߅࢟വॖᓤăຫൈǖቧᏴጙดᒮআࡼࠨၫLjᆡᆐᓼ(ඛᒲ໐ၫ)ăຫൈࢀ᎖1/ᒲ໐ăཝෂદߡࡼၷᒇރดࡀෝ్(FB-DIMM)ǖጙᒬሆጙࡔดࡀஉ৩ăᑏᆡ(Gb)ǖ10ጸᆡቧᇦăᑏᔊஂ(GB): 10ጸᔊஂቧᇦăᓼ(GHz)ǖ10ጸᓼăඛᑏࠅ႙(GT/s)ǖඛࠅ႙10ጸࠨၫăඇࠦǖ࢟വᒦࡼମቌቶႥࡇᇙăᓼ(Hz)ǖඛጙৈᒲ໐LjຫൈࡼᆡăiCapture TMআǖᄰਭጙৈ൝ॊᇜጥყᄿᄴဟဣሚၫᔊݧૹਜ਼ෝผݧૹăiLink TMᇹǖᎅࣶৈᒒᏴଝᆰᄌଶހਜ਼ࢯ၂ࡼᏄᔝ߅Lj۞౪iCapture TMআĂiView TMመာਜ਼iVerify TMॊᇜăၒྜྷ/ၒ߲(I/O)ǖጙۅᒎቧ߲۸ăૹ߅࢟വ(IC)ǖጙᄁဢరಕ፝Ᏼበຢࡼୈૺઑೌăୣᄐྸහǖጲࢾ໐ମྲݚहᒙăiVerify TMॊᇜǖဧာ݆ည߅ࡼዛᅄᄋࣶᄰࡸᔐሣॊᇜਜ਼ଶዩހ၂ăiView TMመာǖᏴ൝ॊᇜጥመာືᄋ೫ဟମሤਈࡼ൝ॊᇜጥਜ਼ာ݆ᔏހถăೊ࢟ᔇ۸߈ଐᆕᏋ્(JEDEC)ǖ࢟ᔇቲጓೊට(EIA)ࡼۍࡴᄏ߈ଐܪᓰછဣᄏLjᑚጙඏጵ્ࡔܭᓹ࢟ᔇቲጓࡼჅᎌഌᎮă(kHz)ǖ1000Hzăဟዓǖ૮Ꮞਜ਼ሰ።ᒄମளਭࡼဟମăಿྙLjᏴDQᑣ୭ᄋၫဟLj࠭ࣗནᒲ໐ጙݛࡵྯݛࡼဟମăঌᏲǖყᄿਜ਼ာ݆Ꭷۻހ࢟വࡼĂဧቧပᑞࡼऻ৺ፀୣઑă൝ॊᇜጥǖއఘࣶৈၫᔊቧࡼ൝ᓨზႲဟମܤછࡼጥăॊᇜၫᔊၫLjభጲڳၫܭာᆐဣဟྟୈᒊቲĂၫഗᒋĂᓨზၿኔࢀăMagniVu TM ݧૹǖඛৈTLA ᇹ൝ॊᇜጥਖ਼ቦݧࡼࣖᄂࡼॊܦൈནዹஉ৩ăMagniVu ݧૹᏴ߿ख࢛ᒲᆍጲৎࡼॊܦൈᄋ೫ቧࣅࡼࣅზഺăᑏᆡ(Mb)ǖጙڻᅺ܈ᄂࡼቧᇦăᑏᔊஂ(MB)ǖጙڻᅺᔊஂࡼቧᇦăᑏ(MHz)ǖጙڻᅺᓼăᑏዹ࢛ඛ(MS/s)ǖནዹႥൈᆡLjඛጙڻᅺዹ࢛ăᑏࠅ႙ඛ(MT/s)ǖඛࠅ႙ጙڻᅺࠨၫăดࡀᒲ໐ဟମǖࣗྜྷᒲ໐ᒦ࠭ጙݛఎဪࡵᔢઁጙݛஉၦࡼဟମăᆈ(̂s)ǖဟମᆡLjࢀ᎖0.000001ă(ms)ǖဟମᆡLjࢀ᎖0.001ăᆈቯၷᒇރดࡀෝ్(ධฝDIMM)ǖ܈SO-DIMM ቃLjጙۅ᎖ۇଐႯ૦ᒦăᓍۇǖଐႯ૦ᓍገࡼᇹᄻ࢟വۇLj۞ࠀಯ, ดࡀ఼ᒜ,፮఼ᒜ, ၒྜྷ/ၒ߲ాበຢᔝࢀࢀă࢟വۇ(ྙDIMM ਜ਼၁ຫఌ)ރྜྷᓍۇᒦăฃ(ns)ǖဟମᆡLjࢀ᎖0.000000001ăᐅဉǖ࢟വᒦݙሯገࡼ࢟ኹ࢟ഗăာ݆ǖއఘ࢟ኹႲဟମܤછࡼጥăာ݆ጙࠤᏎᔈ፞ᆪĐᑩđLjፐᆐာ݆ᄰޟހᑩ࢟ኹăၒ߲ࣅ(OE#)ǖ૮۸ၒ߲ăᒲ໐ǖ݆ᅲᑳࡼጙৈᒲ໐Ⴥኊࡼဟମăᒲ໐ࢀ᎖1/ຫൈă߿ख༄އఘǖၫᔊጥݔ߿खူୈ༄࣪ቧቲݷᔫࡼถೆăࢾᓹ߿ख࢛ᒄ༄ਜ਼ᒄઁభጲއఘࡼቧޠࣞăᎾߠ࢟ǖDRAM षᆰᒲ໐ᒦࡼጙৈࣤLjᏴᑚৈࣤLjࡀ࢟ྏߠ࢟ࡵሤ።ᒋăყᄿǖጙᒬހጥၒྜྷ۸LjᄰޟᎌጙৈᎧ࢟വᏄဣሚ࢟߿ବ࣡ၢ࣡ݝĂೌ࢟വݬఠࡼጙᄟሣĂࠅၒቧਜ਼ࡼጙᄟྟ࢟಄ă൴ߡǖጙᒬޟ݆ተተᓨLjᎌႥဍዘĂࣞਜ਼Ⴅሆଢ଼ዘă൴ߡࠈǖጙࠅ႙ࡼ൴ߡૹă൴ǖ൴ߡ࠭ࢅࡵĂઁᏳૄࡵࢅჅኊࡼဟମLjጙۅᏖࢾᏴཝݝ࢟ኹࡼ50%ހࡻă༷ቓǖᑵሖ݆࢟ኹ࢟ຳᒄମጲੱࢾႥൈܤછࡼᓞધăႲ૦षᆰดࡀ(RAM)ǖభጲጲྀੜၿኔषᆰቧᇦࡼดࡀ۸ăࣗནᒲ໐ǖ࠭۸ᒦࣗནၫࡼࢾ໐ᒮআࡼူୈၿኔă/memory 21ഺޠࣞǖࠎቧഺࡼ݆ተ࢛ၫăၮቤǖᄰਭख႙ቤࡼ࢟൴ߡLj࣪በຢᒮቤߠ࢟ăࡀၷᒇރดࡀෝ్(RDIMM)ǖᄰਭદߡRDIMMࡼRDIMM SDRAMဟᒩĂෘഎቧਜ਼ᒍቧLjିၥᑼஉ৩ᆰᄌăဍဟମǖ൴ߡ༄ዘ࠭ࢅᒋဍࡵᒋჅࡼဟମLjጙۅᏴ࠭10%ဍࡵ90%ဟހࡻăቲᒍኡᐋ(RAS#)ǖኡᐋ۸ᒦঢቭབࡼᒍቲăዹ࢛ǖADCᒦଐႯ݆ተ࢛ࡼᏇဪၫăནዹႥൈǖᒎၫᔊހጥནቧዹ۾ࡼຫࣞLjඛዹ࢛ၫ(S/s)ܭာăནዹǖڳၒྜྷቧࡼጙݝॊᓞધ߅ࡍࡼॊྲࡼ࢟ᒋLjጲᎅጥቲࡀĂࠀಯਜ਼/መာăࠈቲࡀᏴᑤހ(SPD)ǖဧࣖࡼĂ࢟ᔇభݟ߹/భܠ߈ࡼᒑࣗดࡀ(EEPROM)۸Ljጲᒙෝ్මࣞĂࢾဟਜ਼ቶถݬၫăቧᅲᑳቶǖᓰཀྵᒮቧLjན᎖ጥࡼᇹᄻਜ਼ቶถፐႤૺݧૹቧဧࡼყᄿăቧᏎǖڳቧᓖྜྷ࢟വၒྜྷᒦࡼ۸Ǘઁᎅހጥࣗན࢟വၒ߲ăጐ߂ᆐቧखညăቃቯၷᒇރดࡀෝ్(SO-DIMM)ǖ܊۾࢟ฎਜ਼హମৼࢾࡼဣሚऱښᒦဧࡼቃቯDIMMăᄴݛǖᄴݛછă൝ॊᇜጥᓨზݧૹభጲႁဵᄴݛࡼLjፐᆐ൝ॊᇜጥ࠭ᅪݝᏎ၃ဟᒩቧᇦLjᅪݝᏎᄰޟဵDUTăᑚ્ࡴᒘೝৈᇹᄻᄴݛછLj൝ॊᇜጥᒑᏴDUT૮ဟݧૹၫăᑚ߂ᆐĐᓨზđݧૹෝါăᄴݛࣅზႲ૦षᆰดࡀ(SDRAM)ǖᒒᏴڳDRAMݷᔫᄴݛછࡵଐႯ૦ᇹᄻݝॊLjݙᏳኊገোCE#LjRAS#LjCAS#ਜ਼WE#ܟዘᓞધၿኔࢾፃჅᎌݙᄴࡼดࡀݷᔫෝါăۻހᇹᄻ(SUT)ǖހጥހ၂ࡼᇹᄻăဟᎮनଐ(TDR)ǖዘᓹࠅၒሣຶৰᔜఝᒋਜ਼ܤછࡼ଼ܣऱါLjྙPC࢟വۇࡼ࢟಄Ăೌᆈࡒă߿खǖݬఠހጥၺຳྸහࡼ࢟വă߿खျጴǖጙᒬ఼ᒜถLjᏴጥጙࠨᎌ߿खઁLjᏤࢯஂဟମጲஊጥݙถ߿खࡼᆰᄌă߿ख࢟ຳǖ߿खᏎቧᏴ߿ख࢟വखྸහ༄ܘኍࡉࡵࡼ࢟ኹ࢟ຳă22 /memoryऻࡀၷᒇރดࡀෝ్(UDIMM)ǖUDIMMဵDIMMࡼጙৈဣሚऱښăUDIMMݙถદߡDIMMࡼDDRLjDDR2ਜ਼DDR3 SDRAMቧăިቃቯၷᒇރดࡀෝ్(VLP-DIMM)ǖࣞ୷Ăᄰޟ᎖ຢॲᇗᒦࡼDIMMsă॰(V)ǖ࢟ᆡތᆡă࢟ኹǖೝ࢛ᒄମࡼ࢟ᆡތLj॰ܭာă݆ǖႲဟମᅎጤᒮআࡼ൩ቯࡼᄰၣᎫăޟಢቯ۞౪ǖᑵሖ݆Ăऱ݆Ăተ݆Ă௨ߙ݆Ăྯ୯݆ĂᏘĂ൴ߡĂᒲ໐Ăऻᒲ໐ĂᄴݛĂፊݛăቖྜྷ(WE#)ǖ૮۸ቖྜྷถă/signal_integrity 23დయపଆ(ᒦਪ)ᎌሢႊှ໌ࣁቤཌࠂ༙വ1227ᎆܠǖ201206࢟જǖ(86 21)5031 2000ࠅᑞǖ(86 21)5899 3156დయ۱யێူࠀ۱யှࢥཌઔᏊവ4ᄰੱࡍሇ1ണ101၀ᎆܠǖ100088࢟જǖ(86 10)6235 1210/1230ࠅᑞǖ(86 10)6235 1236დయێူࠀှஸڔཌዓڔᒦവ841ࣁऱᅪࡍሇ18ണ1802-06၀ᎆܠǖ200040࢟જǖ(86 21)6289 6908ࠅᑞǖ(86 21)6289 7267დయਓᒳێူࠀਓᒳှણှࣁവ403ਓᒳਪଔ࢟ᔇࡍሇ2807A ၀ᎆܠǖ510095࢟જǖ(86 20)8732 2008ࠅᑞǖ(86 20)8732 2108დయᚆێူࠀᚆှ൜ઌཌฉࣁവ5002ቧቭਓޝᅽጓࡍሇG1-02၀ᎆܠǖ518008࢟જǖ(86 755)8246 0909ࠅᑞǖ(86 755)8246 1539დయ߅࣒ێူࠀ߅࣒ှཽฉവጙࣤ86߃ှᒄቦ23ށD-F ᔭᎆܠǖ610016࢟જǖ(86 28)8620 3028ࠅᑞǖ(86 28)8620 3038დయᇝڔێူࠀᇝڔှࣁࡍᇝڔᏝ(ڄळড়)भࢢ322၀ᎆܠǖ710001࢟જǖ(86 29)8723 1794ࠅᑞǖ(86 29)8721 8549დయᇊੈێူࠀᇊੈှᇊޛཌᓍവ788ڹඑਕࡍௌࢢ924၀ᎆܠǖ430071࢟જǖ(86 27)8781 2760/2831 ࠅᑞǖ(86 27)8730 5230დయሧভێူࠀሧভᄵ൞ᅭᇧဇࡸ33ಽᏊ3501၀࢟જǖ(852)2585 6688ࠅᑞǖ(852)2598 6260ۈཚჅᎌ2005,Tektronix,Inc.ཝཚჅᎌăTektronix ޘອ၊ගਪਜ਼ᅪਪᓜಽཚ(۞౪ጯནࡻࡼਜ਼ᑵᏴ༿ࡼᓜಽཚDžࡼۣઐă۾ᆪᒦࡼቧᇦནࡔჅᎌጲ༄߲ۈࡼᓾ೯ᒦࡼቧᇦăۣഔৎখޘອਖৃਜ਼ଥৃࡼཚಽăTEKTRONIX ਜ਼TEK ဵTektronix,Inc.ࡼᓖݿܪăࡼჅᎌܪ߂ᆐჇඣᔈႊࡼॲᇗܪᒔĂܪᓖݿܪă1/06 DV/WOW 52C-19200-1೫ஊৎࣶቧᇦTEKTRONIX ᆒઐጙৈཝෂࡼਜ਼ݙࣥ౫ᐱࡼ።ᆪᐺLjଆၣ଼ਜ਼ჇᓾᏎࡼૹLjభۑᓐ߈နဧᔢቤࡼଆၣLj༿षᆰǖ©。
DDR SDRAM基础知识ppt课件
Chip 1
Physical memory space 0xFFFF…F
Row 0 Col 1
Rank 0
Chip 7
...
<56:63> Data <0:63>
8B 13
...
0x40
8B
64B cache block
0x00
8B
<8:15>
<0:7>
DRAM DEVICE ARCHITECTURE
Channel 0
...
DIMM 0
0x40 64B cache block
Rank 0
11
0x00
DRAM DEVICE ARCHITECTURE
Cont’d
Example: Transfer Cache Block
Chip 0 Chip 1
Physical memory space 0xFFFF…F
Row 0 Col 0
Rank 0
Chip 7
...
<56:63> Data <0:63>
8B 12
...
0x40
64B cache block 0x00
8B
<8:15>
<0:7>
DRAM DEVICE ARCHITECTURE
Cont’d
Example: Transfer a Cache Block
18
DRAM ACCESS FLOW
Cont’d
Read Access Step1 – Word Line Select
19
DRAM ACCESS FLOW
SDRAM知识详解
3. SDRAM芯片容量 =MxW (M:存储单元总数;W:每个存储单元的容量,即芯片位宽) 存储单元总数M=行数(R)x 列数(C)不一样
3.SDRAM芯片结构:
三.SRAM基本操作与内部工作时序
1.芯片初始化 SDRAM逻辑控制单元中有模式寄存器(MR),开机需对其进行初始化操作。
4.数据输出/读 a: CL(CAS Latency) CAS潜伏期:从CAS与读取命令发出到第一笔数据输出的这 段时间。单位:时钟周期。 b: CAS响应时间快于RAS:一个位宽为n bit 的芯片,行地址要选通n x c(列数为 c)个存储体,而列地址只需选通n个存储体。 c: CL的产生原因: 1)存储体中晶体管的反应时间使数据和CAS在同一上升沿触发,至少延后一个 时钟周期; 2)tAC (Access time from clock)时钟触发后的访问时间:(由于存储电容小,故 信号需经S-AMP放大来保证被识别(事前还要进行电压比较来进行逻辑电平判断) 从数据I/O总线上有数据输出之前的一个时钟上升沿开始,数据已传向S-AMP,数 据已经被触发,经过一定的驱动时间最终向数据I/O总线传输(小于一个时钟周 期)。
8.突发长度 突发(Burst )是指在同一行中相邻的存储单元连续进行数据传输的方式,连续 传输所涉及到存储单元(列)的数量就是突发长度( Burst Lengths,简称BL )。 1)BL设置: 目前可 用的选项是 1、2、4、8、全页(Full Page ),常见 的设定是4 和 8。 Full Page (全页)突发传输是指L-Bank 里的一行中所有存储 单元从头到尾进行连续传输。 2)突发传输技术,只要指定起始列地址与突 发长度,内存就会依 次地自动对后 面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。 3)优点:提高传输效率(第一笔数据须 tRCD+CL,其后每个数据只需一个周期)
SDRAM—DDR-DDR2学习笔记
在说明初始化之前先了解一下SDRAM的一些基础知识吧.SDRAM (Synchronous Dynamic Random Access Memory),同步动态随机存储器。
同步是指其时钟频率与CPU的前端总线的系统时间频率相同,并且他的内部命令的发送与数据的传输都是以这个时钟为基准的,动态是指存储阵列需要不断的刷新才能保证数据的不丢失。
随机是指数据不是线性存储的,是可以自由指定地址进行数据读写。
位宽:是指内存一次数据传输的数据量就是位宽,以位为单位。
SDRAM的内部结构:SDRAM相当于一个excel,一个工作溥中有几个工作表,每个工作表里有行列。
SDRAM中的一个bank就相当于excel中的一个工作表, SDRAM中的行(Column)与列(Row)相当于工作于中的行与列,我们对内存的读写就是根据bank 号Column 、Row来准确的找到所需要的单元格(存储阵列)。
由于技术、成本等原因,不可能只做一个全容量的Bank,而且最重要的是,由于SDRAM的工作原理限制,单一的Bank将会造成非常严重的寻址冲突,大大降低了内存的效率,所以把SDRAM内部分割成多个Bank,较早以前是2个,目前市面上大多都是4个Bank的,SDRAM容量的计算。
SDRAM容量= 单元格的总数(地址总数)X 位宽单元格的总数= Bank数X Column数X ROW数如果要以字节为单位的话,刚需要将SDRAM容量(bit) / 8(bit)型号为:HY57V641620E的为64Mbit (8M字节)位宽为16bit 的SDRAM,内部结构为4个Bank,Column数为8(CA0-CA7),Row数为12(RA0- RA11),SDRAM的行地址线和列地址线是分时复用的,即地址要分两次送出,先送出行地址,再送出列地址。
这样,可以大幅度减少地址线的数目。
计算方法为:每个bank的容量为: 2 Row 次方X 2 的Column X 16(bit) = 256 X4096 X 16 /1024 = 16384 bit = 16 Mb it = 2 M字节,再乘以bank 数就是64 Mbit (8M字节了),更简单的方法是行列加起了相当于20根地址线,所以每个bank能访问的地址空间是2 的20次方= 1048576 bit = 1M字节,但由于第次传输的数据位宽是16位,所以每个bank的空量是16 Mbit ,总共有4个ban k ,所以就有64Bbit的容量,换成字节单位就是8M字节。
SRAM_SDRAM_DDR_SDRAM的区别
问题1:什么是DRAM、SRAM、SDRAM?答:名词解释如下DRAM--------动态随即存取器,需要不断的刷新,才能保存数据,而且是行列地址复用的,许多都有页模式SRAM--------静态的随机存储器,加电情况下,不需要刷新,数据不会丢失,而且一般不是行列地址复用的SDRAM-------同步的DRAM,即数据的读写需要时钟来同步内存在电脑中起着举足轻重的作用,一般采用半导体存储单元,包括随机存储器(RAM),只读存储器(ROM),以及高速缓存(CACHE)。
按内存条的接口形式,常见内存条有两种:单列直插内存条(SIMM),和双列直插内存条(DIMM)。
SIMM内存条分为30线,72线两种。
DIMM内存条与SIMM内存条相比引脚增加到168线。
DIMM可单条使用,不同容量可混合使用,SIMM必须成对使用。
按内存的工作方式,内存又有FPA EDO DRAM和SDRAM(同步动态RAM)等形式。
FPA(FAST PAGE MODE)RAM 快速页面模式随机存取存储器:这是较早的电脑系统普通使用的内存,它每个三个时钟脉冲周期传送一次数据。
EDO(EXTENDED DATA OUT)RAM 扩展数据输出随机存取存储器:EDO内存取消了主板与内存两个存储周期之间的时间间隔,他每个两个时钟脉冲周期输出一次数据,大大地缩短了存取时间,是存储速度提高30%。
EDO一般是72脚,EDO内存已经被SDRAM 所取代。
SDRAM 同步动态随机存取存储器:SDRAM为168脚,这是目前PENTIUM及以上机型使用的内存。
SDRAM将CPU与RAM通过一个相同的时钟锁在一起,使CPU和RAM能够共享一个时钟周期,以相同的速度同步工作,每一个时钟脉冲的上升沿便开始传递数据,速度比EDO内存提高50%。
DDR(DOUBLE DATA RAGE)RAM :SDRAM的更新换代产品,他允许在时钟脉冲的上升沿和下降沿传输数据,这样不需要提高时钟的频率就能加倍提高SDRAM的速度。
DDRSDRAM基本原理详细介绍
DDRSDRAM基本原理详细介绍DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) 是一种采用双倍数据传输速率的同步动态随机访问存储器。
DDR SDRAM采用了同步时钟技术和双倍数据传输速率,以提高数据传输效率和性能。
DDR SDRAM在计算机系统中广泛应用,是现代计算机存储器的主要类型之一DDRSDRAM的基本原理是在内部和外部时钟信号的同步驱动下,传输数据时双倍数据传输速率。
这种双倍数据传输速率的原理使DDRSDRAM比传统的SDRAM具有更高的数据传输速率和更高的带宽。
DDRSDRAM的内部存储单元结构复杂,可以同时读取和写入数据,以实现更高效的数据传输速率。
1.同步时钟技术:DDRSDRAM采用同步时钟技术,内部操作和外部时钟信号同步,以确保数据传输的准确性和稳定性。
通过同步时钟技术,DDRSDRAM可以根据外部时钟信号的频率来调整数据传输速率,使数据传输更加高效。
2.双倍数据传输速率:DDRSDRAM在传输数据时采用双倍数据传输速率,即在每个时钟周期内传输两倍的数据。
通过这种方式,DDRSDRAM可以实现更高的数据传输速率和更高的带宽,提高系统的性能和响应速度。
3.内部存储单元结构:DDRSDRAM的内部存储单元结构复杂,包括存储单元、地址线、数据线、控制器等部分。
在读取和写入数据时,DDRSDRAM可以同时进行多个操作,实现并行处理,以提高数据传输速率和性能。
4.数据预取技术:DDRSDRAM具有数据预取技术,即在访问内存时会自动预先读取相邻地址的数据,并将预读取的数据存储在缓存中。
这样在下一次访问时可以直接从缓存中读取数据,减少延迟时间,提高数据访问速度。
DDRSDRAM的优势在于高速数据传输、高带宽、低能耗等特点,使其成为现代计算机存储器的主要选择。
DDRSDRAM广泛应用于个人电脑、服务器、工作站等计算机系统中,提供了快速、稳定的数据存储和访问功能。
DDR SDRAM简介
DDR SDRAM简介本小节以Micron 512 MDDR SDRAM MT46V32M16-75Z为例介绍DDR SDRAM访问方式。
DDR SDRAM全称Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM 是一种同步DRAM,因此需要用户提供时钟信号,DDR SDRAM(以下简称DDR)需要用户提供一对差分的时钟信号,其频率范围会在数据手册中给出,MT46V32M16-75Z的时钟频率范围为75~133MHz,可接收的时钟on占空比范围为45%~55%。
DDR内部架构由bank、行、列构成,MT46V32M16-75Z是一个容量为512M bit的DDR SDRAM,该芯片有4个bank,每个bank有8K行,每行有1K列,每一列有16个bit。
DDR的对外用户接口有时钟及其使能信号、命令信号、地址信号和数据信号四类。
表1后半以DDR为前缀的部分列出了DDR用户接口信号及其简要解释。
MT46V32M16-75Z有四个bank,因此其bank地址总线BA为2位,每个bank有8K行,每行有1K列,因此其地址总线ADDR为13位(213=8K),又由于每列有16bit,因此其数据DQ总线为16位,相应的,数据同步信号DQS为2位(每一位DQS负责8位数据线)。
这些信号都是以时钟为参考信号,DDR会在差分时钟输入的正时钟上升沿和负时钟下降沿交点处寄存所有的控制和地址输入信号,而数据输出(DQ、DQS)也是参考此交点输出的。
此外,CS为片选信号,与RAS_N、CAS_N、WE_N一起构成DDR命令总线,根据命令总线状态分辨DDR命令如表二所示。
表二:DDR命令DDR在读写某一个指定地址之前,需要“打开”相应的行,而且每个bank同时只能有一个行打开。
形象的说,一个4bank DDR 就像一个有着四个独立单元的楼房一样,楼房中有多个房间,而每个房间内依次存放着多列的物品。
DDR SDRAM 的工作原理
DDR SDRAM 的工作原理DDR SDRAM 是Double Data Rate SDRAM 的缩写,是双倍速率同步动态随机存储器的意思。
DDR 内存是在SDRAM 内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM 相同的总线时钟频率下达到更高的数据传输率。
DDR SDRAM 仍然沿用SDRAM 生产体系,因此对于内存厂商而言,只需对制造普通SDRAM 的设备稍加改进,即可实现DDR 内存的生产,可有效的降低成本。
DDR SDRAM支持的常用命令有7种:空操作(NOP)、激活(ACTIVE)、读(Read)、写(Write)、刷新(Refresh)、预充电(Precharge)、模式寄存器配置(Mode Register Configuration),所有的操作命令都是通过控制信号线RAS#、CAS#、WE#的组合来控制的。
其状态真值表如下表所示:在于DDR SDRAM 进行存取数据操作之前,首先要对其初始化,即设置DDR SDRAM 的普通模式寄存器和扩展模式寄存器,确定DDR SDRAM 的工作方式,这些设置包括突发长度、突发类型、CAS 潜伏期和工作模式以及扩展模式寄存器中的对DDR SDRAM 内部延迟锁定回路(DLL)的使能与输出驱动能力的设置。
初始化完成之后,DDR SDRAM 便进入正常的工作状态,此时便可对存储器进行读写和刷新。
DDR SDRAM 在一对差分时钟的控制下工作,地址和控制信号在每个时钟的上升沿被触发。
随着数据DQ一起传送的还包括一个双向的数据选通信号DQS,接收方通过该信号来接收数据。
DQS作为选通信号在读周期中由DDR SDRAM 产生,在写周期中由存储器的控制器产生。
该选通信号与数据相关,其作用类似于一个独立的时钟,并满足相应的时序要求。
由于DDRSDRAM 的数据接口在时钟的两个沿的触发下工作,其数据宽度是存储器数据宽度的一半。
DDRSDRAM基础知识课件
Example: Transfer a Cache Block
Physical memory space 0xFFFF…F
Chip 0
Chip 1
Row 0 Col 0
Cont’d
Rank 0
Chip 7
...
...
<0:7> <8:15> <56:63>
0x40
8B
0x00
64B cache block
0x40
8B 8B
0x00
64B cache block
Data <0:63>
8B
DRAM Device Architecture
Example: Transfer a Cache Block
Physical memory space 0xFFFF…F
Chip 0
Chip 1
Row 0 Col 1
DRAM Device Architecture
Example: Transfer a Cache Block
Physical memory space
0xFFFF…F
Channel 0
Cont’d
...
0x40
64B cache block 0x00
DIMM 0 Rank 0
DRAM Device Architecture
DRAM Controller Basic
DRAM Controller Function & Architecture Address Mapping in DRAM Controller
DRAM Basic Knowledge
DRAM Device Architecture DRAM Access Flow DRAM Basic Commands DRAM Command Schedule
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Hulin Cao –
DRAM BASIC KNOWLEDGE
? DRAM Device Architecture ? DRAM Access Flow ? DRAM Basic Commands ? DRAM Command Schedule
Cont'd
DRAM ACCESS FLOW
? Read Access Step1 – Word Line Select
Cont'd
DRAM ACCESS FLOW
? Read Access Step2 – Sense Amplifier
Cont'd
DRAM ACCESS FLOW
? Read Access Step3 – Restore
? Channel
Cont'd
DRAM DEVICE ARCHITECTURE
? Overview of Bank, Rank, Channel
Cont'd
DRAM DEVICE ARCHITECTURE
? Example: Transfer a Cache Block
Physical memory space 0xFFFF…F
? Simple: 1T-1C ? Data losses when read or over-time
DRAM DEVICE ARCHITECTURE
? Data Width of DRAM Device
? Also the data width of each bank ? Each DRAM device will have several banks
Physical memory space 0xFFFF…F
Chip 0
Chip 1
...
0x40
Row 0 Col 1
<0:7>
<8:15>
8B
8B
0x00
64B cacnk 0
Chip 7
...
<56:63> Data <0:63>
8B
DRAM DEVICE ARCHITECTURE
DRAM ACCESS FLOW
? DRAM Access Flow Overview
DRAM ACCESS FLOW
? Differential Sense Amplifier – Row Buffer
Cont'd
DRAM ACCESS FLOW
? Circuits of Differential Sense Amplifier
Channel 0
...
DIMM 0
0x40
64B cache block 0x00
Rank 0
Cont'd
DRAM DEVICE ARCHITECTURE
Cont'd
? Example: Transfer a Cache Block
Physical memory space 0xFFFF…F
Chip 0
Data <0:63>
A 64B cache block takes 8 I/O cycles to transfer. During the process, 8 columns are read sequentially.
DRAM BASIC KNOWLEDGE
? DRAM Device Architecture ? DRAM Access Flow ? DRAM Basic Commands ? DRAM Command Schedule
? Page Close ? Page Open ? Bank Interleave ? Commands Re-Order
? DRAM Controller Basic
? DRAM Controller Function & Architecture ? Address Mapping in DRAM Controller
DRAM BASIC KNOWLEDGE
? DRAM Device Architecture ? DRAM Access Flow ? DRAM Basic Commands ? DRAM Command Schedule
? Page Close ? Page Open ? Bank Interleave ? Commands Re-Order
Cont'd
? Example: Transfer a Cache Block
Physical memory space 0xFFFF…F
...
0x40
Chip 0
Chip 1
Row 0 Col 1
<0:7>
<8:15>
Rank 0
...
Chip 7
<56:63>
8B
8B
0x00
64B cache block
Cont'd
DRAM DEVICE ARCHITECTURE
? Bank? Rank? Channel?
Cont'd
DRAM DEVICE ARCHITECTURE
? Bank
Cont'd
DRAM DEVICE ARCHITECTURE
? Rank
Cont'd
DRAM DEVICE ARCHITECTURE
? Page Close ? Page Open ? Bank Interleave ? Commands Re-Order
? DRAM Controller Basic
? DRAM Controller Function & Architecture ? Address Mapping in DRAM Controller
? DRAM Controller Basic
? DRAM Controller Function & Architecture ? Address Mapping in DRAM Controller
DRAM DEVICE ARCHITECTURE
? Typical DRAM Device Architecture
...
0x40
8B
0x00
Row 0 Col 0
<0:7>
64B cache block
Chip 1
<8:15>
Rank 0
Chip 7
...
<56:63> Data <0:63>
8B
DRAM DEVICE ARCHITECTURE
? Example: Transfer a Cache Block