2021年长春职业技术学院计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)

2021年长春职业技术学院计算机应用技术专业《计算机组成原理》科
目期末试卷B（有答案）
一、选择题
1、访问相联存储器时，（）
A.根据内容，不需要地址
B.不根据内容，只需要地址
C.既要内容，又要地址
D.不要内容也不要地址
2、关于LRU算法，以下论述正确的是（）。

A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块
B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块
C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块
D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块
3、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。

A.原部分积加[-x]补，然后右移一位
B.原部分积加[x]补，然后右移一位
C.原部分积加[-x] 补，然后左移一位
D.原部分积加[x]补，然后左移一位
4、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。

A.阶符与数符相同，则为规格化数
B.小数点后第一位为1，则为规格化数
C.数符与小数点后第1位数字相异，则为规格化数
D.数符与小数点后第1位数字相同，则为规格化数
5、常用的（n，k）海明码中，冗余位的位数为（）。

A.n+k
B.n-k
C.n
D.k
6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。

若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/s
B.8Mbit/s
C.16MB/s
D.8MB/s
7、总线的半同步通信方式是（）。

A.既不采用时钟信号，也不采用握手信号
B.只采用时钟信号，不采用握手信号
C.不采用时钟信号，只采用握手信号
D.既采用时钟信号，又采用握手信号
8、在计算机系统中，作为硬件与应用软件之间的界面是（）。

A.操作系统
B.编译程序
C.指令系统
D.以上都不是
9、在计算机系统中，表明系统运行状态的部件是（）。

A.程序计数器
B.指令寄存器
C.程序状态字
D.累加寄存器
10、指令从流水线开始建立时执行，设指令由取指、分析、执行3个子部件完成，并且，每个子部件的时间均为At，若采用常规标量单流水线处理器（即处理器的度为1），连续执行12条指令，共需（）。

Α.12Δt B.14Δt C.16Δt D.18Δt
11、下列说法中正确的是（）。

A.微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快
B.若采用微程序控制方式，则可用μPC取代PC
C.控制存储器可以用掩膜ROM，EPROM或闪速存储器实现，
D.指令周期也称为CPU周期
12、下列关于各种寻址方式获取操作数快慢的说法中，正确的是（）。

I.立即寻址快于堆栈寻址
Ⅱ.堆栈寻址快于寄存器寻址
Ⅲ.寄存器一次间接寻址快于变址寻址
Ⅳ.变址寻址快于一次间接寻址
A. I、IV
B.Ⅱ、Ⅲ
C.I、Ⅲ、IV
D.Ⅲ、Ⅳ
13、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（）。

A.1000H
B.2000H
C.3000H
D.4000H
14、设一个磁盘盘面共有200个磁道，盘面总存储容量60MB，磁盘旋转一周的时问为
25ms，每个磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间除需1.25ms。

则
磁盘通道所需最大传输率是（）。

A.10MB/s
B.60MB/s
C.83.3MB/s
D.20MB/s
15、依赖硬件的数据传送方式是（）。

A.程序控制
B.程序中断
C.DMA
D.无
二、填空题
16、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。

17、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。

18、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一
种理想工具。

19、按IEEE754标准，一个浮点数的阶码E的值等于指数的_________加上一个固定的
_________
20、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合
于_______处理。

21、CPU能直接访问______和______但不能直接访问磁盘和光盘。

22、堆栈是一种特殊的_______寻址方式，它采用_______原理。

按构造不同，分为寄存器
堆栈和_______堆栈。

23、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于
________类。

24、微程序设计技术是利用________方法设计________的一门技术。

25、DMA控制器访采用以下三种方法：________、________、________
三、名词解释题
26、尾数：
27、通道命令：
28、段式管理：
29、数据帧：
四、简答题
30、DMA方式有什么特点？什么样的I/0设备与主机交换信息时采用DMA方式，举例说明。

31、在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？
32、说明总线结构对计算机系统性能的影响。

33、简要描述外设进行DMA操作的过程及DMA方式的主要优点。

五、计算题
34、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

35、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：
1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新
间隔是多少？
2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设
存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周
期为2ms）？
36、某Cache采用全相联映射，且此Cache有16块，每块8个字，主存容量为216
个字（按字寻址），Cache开始为空。

Cache存取时间为40ns；主存与Cache间传送8个字需要lus。

1）计算Cache地址中标记位数和块内地址位数。

2）程序首先访问主存单元20，21，22，…，45，然后重复访问主存单元28，29，30，…，45四次（假设没有命中Cache，将主存对应块一次全部读入Cache 中，且第一块从0开始计数），试计算Cache的命中率。

3）计算上述程序总的存取时间。

六、综合题
37、写出一个定点8位字长的二进制数在下列情况中所能表示的真值（数值）范围：1）不带符号数表示。

2）原码表示。

3）补码表示。

4）反码表示。

5）移码表示。

38、某程序中有如下循环代码段p：“for（int i= 0；i < N；i++）
sum+=A[i]；”。

假设编译时变量sum和i分别分配在寄存器R1和R2中。

常量N在寄存器R6中，数组A的首地址在寄存器R3中。

程序段P起始地址为0804 8100H，
对应的汇编代码和机器代码见下表。

执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：
OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。

请回答下列问题，并说明理由。

1）M的存储器编址单位是什么？
2）已知sll指令实现左移功能，数组A中每个元素占多少位？
3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。

4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID （译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？
39、某16位机器所使用的指令格式和寻址方式如图所示，该机器有两个20位基址
寄存器，4个16位变址寄存器，16个16位通用寄存器。

指令汇编格式中的S（源）、D（目标）都是通用寄存器，M是主存的一个单元，3种指令的操作码分别是MOV （OP）=（A）H、STA（OP）=（1B）H、LDA（OP）=（3C）H。

其中，MOV是传送指令，STA为写数指令，LDA为读数指令。

1）试分析3种指令的指令格式和寻址方式特点。

2）处理器完成哪一种操作所花时间最短？完成哪一种操作所花时间最长？第2种
指令的执行时间有时会等于第3种指令的执行时间吗？
3）下列情况中，每个十六进制指令字分别代表什么操作？简述此指令的作用。

①（FOFl）H/（3CD2）H：②（2856）H
参考答案
一、选择题
1、A
2、A
3、B
4、C
5、B
6、D、
7、D
8、A
9、C
10、B
11、C
12、C
13、D
14、D
15、C
二、填空题
16、存储原理结构性能
17、顺序寻址方式跳跃寻址方式
18、便携式固态盘
19、真值偏移量
20、MMX 图像数据
21、cache 主存
22、数据先进后出存储器
23、系统软件应用软件系统软件
24、软件操作控制器
25、停止CPU访问周期挪用 DMA和CPU交替访内
三、名词解释题
26、尾数：
在浮点数据编码中，表示数据有效值的代码。

27、通道命令：
通道自己专门用来处理输入输出事务的指令
28、段式管理：
一种虚拟存储器的管理方式，把虚拟存储空间分成段，段的长度可以任意设定，并可以放大或缩小。

29、数据帧：
串行数据传输的位格式，包括起始位，数据位，校验位，结束位和空闲位。

四、简答题
30、答：由于主存和DMA接口之间有一条数据通路，因此主存和设备交换信息时，不通过CPU，也不需用CPU暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作效率比程序中断方式的效率高。

适合于高速I/0或辅存与主存之间的信息交换。

因为高
速1/0设备若每次申请与主机交换信息时，都要等待CPU作出中断响应后再进行，很可
能因此使数据丢失。

31、答：（1）阶码为正，表示将尾数扩大（2）阶码为负，表示将尾数缩小（3）尾数的
正负代表浮点数的正负
32、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定
的可能的地址总线。

双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令
（3）吞吐量总线数量越多，吞吐能力越大
33、答：（1）外设发出DMA请求；（2）CPU响应请求，DMA控制器从CPU接管总
线的控制；（3）由DMA控制器执行数据传送操作；（4）向CPU报告DMA操作结束。

主要优点是数据数据速度快
五、计算题
34、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。

定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11"。

定点机中：[x]原=[x]补=[x]反=0.0001101000。

浮点机中：
[x]原=1，0011；0.1101000000。

[x]补=1，1101；0.1101000000。

[x]反=1，1100；0.1101000000。

35、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs，可取的刷新间隔为31μs。

2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为0.5μs，则“死区”=0.5μs×64=32μs，“死时间
率”=32μs/2000μs×100%=l.6%。

36、解析：
1）Cache地址中块内地址位数为3位（23=8）。

由于采用的是全相联映射，因此除去块内地址剩下的就是标记位数。

主存的标记位数为16-3=13，故Cache 的标记位数为13位。

2）首先，每块包含8个字（也就是8个主存单元），先访问20号单元，如果Cache不命中（因为Cache开始时为空），那么Cache就调入包含此单元的块，此块包含20、21、22、23单元，当接下来访问21~23单元时都命中。

其次，访问24号单元时又不命中，以此类推。

当访问20、24、32、40号单元时，不命中。

也就是说，一共访问次数为26+18×4=98次，其中有4次不命中，Cache的命中率为
98−4
×100%=96%
98
3）已知Cache命中率、访问Cache的时间、主存与Cache交换块的时间，总的存取时间就很容易计算了，如下：
40ns×98+4×lμs=7920ns
有些考生认为答案应该是40ns×94+4×lμs =7760ms，因为有4次没有命中Cache，故没有存取操作，仅仅是对比了标记位而已，所以只需乘以94。

解释一下，如果Cache没有命中，则CPU将会去主存取数据，并且将数据从主存送往Cache，所以最终CPU还是得对Cache进行98次的存取。

六、综合题
37、解析：此题考查各种机器数的表示范围：
1）不带符号数表示范围：0~255。

2）原码表示：-127~+127。

3）补码表示：-128~+127。

4）反码表示：-127~+127。

5）移码表示：-128~+127。

38、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。

1）已知计算机M采用32位定长指令字，即一条指令占4B，观察表中各指令的地址可知，每条指令的地址差为4个地址单位，即4个地址单位代表4B，一个地址单位就代表了1B，所以该计算机是按字节编址的。

2）在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。

3）由表可知，bne指令的机器代码为1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。

可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。

4）由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第2、3、4、6条指令都与各自前一条指令发生数据相关。

第6条指令会发生控制冒险。

当前循环的第五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。

39、解析：
1）第一种指令是单字长二地址指令，属于RR型。

第二种指令是双字长二地址指令，属于RS型，其中S采用基址寻址或变址寻址，R
由源寄存器决定。

第三种也是双字长二地址指令，属于RS型，其中R由目标寄存器决定，S由20位地
址（直接寻址）决定。

2）处理器完成第一种指令所花的时间最短，因为是RR型指令，不需要访问存储器。

第二种指令所花的时间最长，因为是RS型指令，需要访问存储器，同时要进行寻
址方式的变换运算（基址或变址），这也要时间。

第二种指令的执行时间不会等于第三种指令，因为第三种指令虽然也访问存储器，但是节省了求有效地址的时间开销。

3）根据已知条件：MOV（OP）=001010：STA（OP）=011011；LDA（OP）=111100，将指令的十六进制格式转换成二进制代码且比较后可知：
①由于（FOF1）H/（3CD2）H前面六位为111100，因此该指令代表LDA指令。

完整的二进制代码为111100001111000100111100110]0010，前面111100代
表操作码，00代表横线的内容，1111代表目标寄存器，含义是把主存（13CD2）
H地址单元的内容送至15号寄存器。

②由于（2856）H前面6位为001010，因此该指令代表MOV指令。

完整的二进制
代码为0010100001010110，其中后面的0l01和0110分别代表目标寄存器和源寄
存器，含义是把6号源寄存器的内容传送至5号目标寄存器。