DSP原理与应用2011-第五章 TMS320F28335片内外设_ad转换SCI
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Flexible interrupt control allows interrupt request on every end-of-sequence (EOS) or every other EOS
Sequencer can operate in "start/stop" mode, allowing multiple "time-sequenced triggers" to synchronize conversions.
Two wake-up multiprocessor modes: idle-line and address bit；
Half- or full-duplex operation；
Double-buffered receive and transmit functions；
Transmitter and receiver operations can be accomplished through interrupt-driven or polled algorithms with status flags；
Data-word length programmable from 1 to 8 bits
Optional even/odd/no parity bit
1 or 2 stop bits
DSP原理与应用
2012年9月3日
23
Four error-detection flags: parity, overrun(超时), framing, and break detection；
DSP原理与应用
4
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer (i.e., two cascaded 8-state sequencers).
1）非中断自动顺序模式（Uninterrupted Autosequenced Mode）
如果ADCTRL1寄存器的CONT_RUN位设为1, ADC工作在连续运行模式。 假设期望SEQ1中7个通道，如ADCINA2,ADCINA3重复两次，ADCINA6, ADCINA7, ADCINB4顺序采样，则MAC_CONV1应设为6， ADCCHSELSEQn寄 存器应按下图配置。
Sixteen result registers (individually addressable) to store conversion values
A/DC digital value:
DSP原理与应用
2012年9月3日
5
Multiple triggers as sources for the start-of-conversion sequence – S/W - software immediate start – ePWM 1-6 – GPIO XINT2
ADC模块复位时，进入关闭状态。如果要使用ADC给其上电，需 要根据如下步骤进行： (1) 如果使用外部参考信号，可用寄存器ADCREFSEL的第15-14位选 择外 部参考模式。在带隙上电之前必须配置该模式，以避免内部参 考电路驱动外部参考源。 （2）通过设置控制寄存器ADCTRL3的位7-5 (ADCBGRFDN[1:0],
7
§5.1 .2 ADC有关的寄存器
控制寄存器
通道顺序选 择寄存器
结 果 寄 存 器
DSP原理与应用
2012年9月3日
8
ADC有关的寄存器（序）
控制寄存器 状态寄存器
参考电压选择寄存器 偏移电压调整寄存器
DSP原理与应用
2012年9月3日
9
§5.1.3 ADC 操作模式
根据采样模式划分，包括顺序采样和同步采样 1) 顺序采样模式（Sequential Sampling Mode）
Sample-and-hold (S/H) acquisition time window has separate prescale control
DSP原理与应用
2012年9月3日
6
A/DC模块框图（Block diagram of A/DC Module）
DSP原理与应用
2012年9月3日
每组SCI模块有13个与之有关的控制寄存器，起始地址为 7050h；
增强的特性（Enhanced features）: Auto-baud-detect hardware logic； 16-level transmit/receive FIFO；
DSP原理与应用
2012年9月3日
25
SCI
DSP原理与应用
2
DSP原理与应用
ADC有关引脚
3
§5.1 TMS320F28335内模拟/数字转换
§5.1 .1 Features and functions of ADC module： 12-bit ADC core with built-in dual sample-and-hold Simultaneous sampling or sequential sampling modes Analog input: 0 V to 3 V Fast conversion time runs at 12.5 MHz, ADC clock, or 6.25 MSPS 16-channel, multiplexed inputs Autosequencing capability provides up to 16 "autoconversions" in a single session. Each conversion can be programmed to select any 1 of 16 input channels.
模 块 框
图
DSP原理与应用
2012年9月3日
26
§5.2.2 典型SCI模块数据帧格式
1. 空闲－线 模式，即标准的非多处理器通信模式
2. 地址－位 模式
DSP原理与应用
2012年9月3日
18
一旦复位和初始化寄存器，SEQ1将等待第一个触发 事件的到来，然后开始CONV00(I1), CON01(I2), CONV02(I3) 转换，本次转换完成后，SEQ1在当前状态等 待下一个触发事件的到来，然后再开始CONV03(V1), CON04(V2), CONV05(V3)。两次转换中MAX_CONV1值都 自动装入SEQ_CNTR，如果两次转换的通道数不一致，则 应在下次转换开始之前的适当时刻修改MAX_CONV1的值。 可以通过ADCTRL2中的RST_SEQn来复位序列到预启动 状态。
Separate enable bits for transmitter and receiver interrupts (except BRKDT, Break Detect)；
NRZ (non-return-to-zero，非归零) format；
DSP原理与应用
2012年9月3日
24
说明： NRZ是不归零编码的英文缩写， 是一种数据编码 形式，它本身不包含同步时钟信息，对它的读写必须借助 读写时钟。信号电平的一次反转代表0，电平不变化表示1， 并且在表示完一个码元后，电压不需回到0。
由于TI 保留的OTP存储器被安全保护，因此ADC_cal()子程序必 须在安全存储区内调用或者在安全模块被解锁后的非安全存储区调用。 如果系统被复位或者ADC模块被ADC控制寄存器ADCTRL1中的 BIT14(RESET)复位，则该校准子程序必须从新执行。
DSP原理与应用
2012年9月3日
20
§ 5.1.8 ADC上电次序
ADCPWDN)上电参考，带隙和模拟电路。 （3）在ADC模块全部上电后，在开始第一次ADC转换之前需要增加至
少5mS的延时。
DSP原理与应用
2012年9月3日
21
ADC数值在结果寄存器中的存放！！
DSP原理与应用
2012年9月3日
22
§5.2 串行通信接口SCI和Modbus协议介绍
§5.2.1 F28335芯片的 SCI模块主要特点Features）
如果ADCTRL1寄存器的CONT_RUN位设为0, 则ADC工作在顺序启/停模式。 假设期望事件一启动I1,I2,I3转换，事件二启动V1,V2,V3转换，而且两个触发
事件之间时间间隔为25uS。则MAX_CONV1应设置为2，ADCCHSELSEQn配 置如下：
DSP原理与应用
2012年9月3日
一旦有SOC信号，SOC触发被装入SEQ_CNTR位，这些通道将按照 ADCCHSEQn中预先配置的转换顺序进行转换。 SEQ_CNTR位每转换一次自 动减一，一旦SEQ_CNTR减到零，将从新开始下一轮转换（CONT_RN=1） 。
DSP原理与应用
2012年9月3日
17
2）顺序启/停模式（Sequencer Start/Stop Mode）
DSP原理与应用
2012年9月3日
19
§ 5.1.7 ADC采样校准
ADC_cal()子程序在芯片出厂时已经固化在OPT存储器中。BOOT ROM自动调用该子程序，初始化ADCREFSEL和ADCOFFTRIM寄存器。 在正常操作时，该过程不需要用户操作而自动完成。如果在开发阶段， BOOT ROM被CCS旁路，则ADCREFSEL和ADCOFFTRIM寄存器必须 在应用程序中初始化。如果该寄存器初始化失败http
DSP原理与应用
The Technology & Applications of DSPs
第五章: TMS320F28335片内外设
北京交通大学 电气工程学院 夏明超 郝瑞祥 万庆祝 mchxia@ haorx@ qzhwan@
有三组SCI模块：SCIA、SCIB和SCIC； Two external pins:
SCITXD: SCI transmit-output pin； SCIRXD: SCI receive-input pin； Both pins can be used as GPIO if not used for SCI； Baud rate programmable to 64K different rates Data-word format 1 start bit；
DSP原理与应用
2012年9月3日
15
§ 5.1.5 ADC模块时钟
ADC模块有多个时钟定标模式，与其有关的信号即寄存器有外部时钟源 XCLKIN，ADCTRL3寄存器ADCLKPS[3-0], ADCTRL1寄存器CPS位等。
DSP原理与应用
2012年9月3日
16
§ 5.1.6 ADC运行模式
2012年9月3日
13
单序列模式和级联模式对比
DSP原理与应用
2012年9月3日
14
§5.1.4 ADC电压参考
默认为使用内部电压参考，也可以使用外部电压参考，允许值为 2.048V，1.5V和1.024V。
通过ADCREFSEL寄存器选择参考源，如果选择内部参考源， ADCREFIN引脚可以连接选择的参考源、悬空或接地。 如果使用外 部2.048V的参考源，推荐使用工业级REF3020AIDBZ芯片。
第五讲: TMS320F28335片内外设
教学目标：
掌握TMS320F28335内核结构，例如A/D转换、串行通信接口、 串行 外设接口。
重点：
TMS320F28335内部A/DC的正确使用，串行通信接口应用。
难点：
TMS320F28335的ADC寄存器操作和串行通信寄存器操作。
教学内容分两部分
§5.1：TMS320F28335内模拟/数字转换 §5.2 ：TMS320F28335系列串行通信接口SCI和Modbus协议介绍
DSP原理与应用
2012年9月3日
10
2) 同步采样模式（Simultaneous Sampling Mode）
DSP原理与应用ຫໍສະໝຸດ 2012年9月3日11
根据转换模式划分，包括： 级联模式转换和和双序列模式转换 1） 级联模式转换
DSP原理与应用
2012年9月3日
12
2） 双序列模式转换
DSP原理与应用
Sequencer can operate in "start/stop" mode, allowing multiple "time-sequenced triggers" to synchronize conversions.
Two wake-up multiprocessor modes: idle-line and address bit；
Half- or full-duplex operation；
Double-buffered receive and transmit functions；
Transmitter and receiver operations can be accomplished through interrupt-driven or polled algorithms with status flags；
Data-word length programmable from 1 to 8 bits
Optional even/odd/no parity bit
1 or 2 stop bits
DSP原理与应用
2012年9月3日
23
Four error-detection flags: parity, overrun(超时), framing, and break detection；
DSP原理与应用
4
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer (i.e., two cascaded 8-state sequencers).
1）非中断自动顺序模式（Uninterrupted Autosequenced Mode）
如果ADCTRL1寄存器的CONT_RUN位设为1, ADC工作在连续运行模式。 假设期望SEQ1中7个通道，如ADCINA2,ADCINA3重复两次，ADCINA6, ADCINA7, ADCINB4顺序采样，则MAC_CONV1应设为6， ADCCHSELSEQn寄 存器应按下图配置。
Sixteen result registers (individually addressable) to store conversion values
A/DC digital value:
DSP原理与应用
2012年9月3日
5
Multiple triggers as sources for the start-of-conversion sequence – S/W - software immediate start – ePWM 1-6 – GPIO XINT2
ADC模块复位时，进入关闭状态。如果要使用ADC给其上电，需 要根据如下步骤进行： (1) 如果使用外部参考信号，可用寄存器ADCREFSEL的第15-14位选 择外 部参考模式。在带隙上电之前必须配置该模式，以避免内部参 考电路驱动外部参考源。 （2）通过设置控制寄存器ADCTRL3的位7-5 (ADCBGRFDN[1:0],
7
§5.1 .2 ADC有关的寄存器
控制寄存器
通道顺序选 择寄存器
结 果 寄 存 器
DSP原理与应用
2012年9月3日
8
ADC有关的寄存器（序）
控制寄存器 状态寄存器
参考电压选择寄存器 偏移电压调整寄存器
DSP原理与应用
2012年9月3日
9
§5.1.3 ADC 操作模式
根据采样模式划分，包括顺序采样和同步采样 1) 顺序采样模式（Sequential Sampling Mode）
Sample-and-hold (S/H) acquisition time window has separate prescale control
DSP原理与应用
2012年9月3日
6
A/DC模块框图（Block diagram of A/DC Module）
DSP原理与应用
2012年9月3日
每组SCI模块有13个与之有关的控制寄存器，起始地址为 7050h；
增强的特性（Enhanced features）: Auto-baud-detect hardware logic； 16-level transmit/receive FIFO；
DSP原理与应用
2012年9月3日
25
SCI
DSP原理与应用
2
DSP原理与应用
ADC有关引脚
3
§5.1 TMS320F28335内模拟/数字转换
§5.1 .1 Features and functions of ADC module： 12-bit ADC core with built-in dual sample-and-hold Simultaneous sampling or sequential sampling modes Analog input: 0 V to 3 V Fast conversion time runs at 12.5 MHz, ADC clock, or 6.25 MSPS 16-channel, multiplexed inputs Autosequencing capability provides up to 16 "autoconversions" in a single session. Each conversion can be programmed to select any 1 of 16 input channels.
模 块 框
图
DSP原理与应用
2012年9月3日
26
§5.2.2 典型SCI模块数据帧格式
1. 空闲－线 模式，即标准的非多处理器通信模式
2. 地址－位 模式
DSP原理与应用
2012年9月3日
18
一旦复位和初始化寄存器，SEQ1将等待第一个触发 事件的到来，然后开始CONV00(I1), CON01(I2), CONV02(I3) 转换，本次转换完成后，SEQ1在当前状态等 待下一个触发事件的到来，然后再开始CONV03(V1), CON04(V2), CONV05(V3)。两次转换中MAX_CONV1值都 自动装入SEQ_CNTR，如果两次转换的通道数不一致，则 应在下次转换开始之前的适当时刻修改MAX_CONV1的值。 可以通过ADCTRL2中的RST_SEQn来复位序列到预启动 状态。
Separate enable bits for transmitter and receiver interrupts (except BRKDT, Break Detect)；
NRZ (non-return-to-zero，非归零) format；
DSP原理与应用
2012年9月3日
24
说明： NRZ是不归零编码的英文缩写， 是一种数据编码 形式，它本身不包含同步时钟信息，对它的读写必须借助 读写时钟。信号电平的一次反转代表0，电平不变化表示1， 并且在表示完一个码元后，电压不需回到0。
由于TI 保留的OTP存储器被安全保护，因此ADC_cal()子程序必 须在安全存储区内调用或者在安全模块被解锁后的非安全存储区调用。 如果系统被复位或者ADC模块被ADC控制寄存器ADCTRL1中的 BIT14(RESET)复位，则该校准子程序必须从新执行。
DSP原理与应用
2012年9月3日
20
§ 5.1.8 ADC上电次序
ADCPWDN)上电参考，带隙和模拟电路。 （3）在ADC模块全部上电后，在开始第一次ADC转换之前需要增加至
少5mS的延时。
DSP原理与应用
2012年9月3日
21
ADC数值在结果寄存器中的存放！！
DSP原理与应用
2012年9月3日
22
§5.2 串行通信接口SCI和Modbus协议介绍
§5.2.1 F28335芯片的 SCI模块主要特点Features）
如果ADCTRL1寄存器的CONT_RUN位设为0, 则ADC工作在顺序启/停模式。 假设期望事件一启动I1,I2,I3转换，事件二启动V1,V2,V3转换，而且两个触发
事件之间时间间隔为25uS。则MAX_CONV1应设置为2，ADCCHSELSEQn配 置如下：
DSP原理与应用
2012年9月3日
一旦有SOC信号，SOC触发被装入SEQ_CNTR位，这些通道将按照 ADCCHSEQn中预先配置的转换顺序进行转换。 SEQ_CNTR位每转换一次自 动减一，一旦SEQ_CNTR减到零，将从新开始下一轮转换（CONT_RN=1） 。
DSP原理与应用
2012年9月3日
17
2）顺序启/停模式（Sequencer Start/Stop Mode）
DSP原理与应用
2012年9月3日
19
§ 5.1.7 ADC采样校准
ADC_cal()子程序在芯片出厂时已经固化在OPT存储器中。BOOT ROM自动调用该子程序，初始化ADCREFSEL和ADCOFFTRIM寄存器。 在正常操作时，该过程不需要用户操作而自动完成。如果在开发阶段， BOOT ROM被CCS旁路，则ADCREFSEL和ADCOFFTRIM寄存器必须 在应用程序中初始化。如果该寄存器初始化失败http
DSP原理与应用
The Technology & Applications of DSPs
第五章: TMS320F28335片内外设
北京交通大学 电气工程学院 夏明超 郝瑞祥 万庆祝 mchxia@ haorx@ qzhwan@
有三组SCI模块：SCIA、SCIB和SCIC； Two external pins:
SCITXD: SCI transmit-output pin； SCIRXD: SCI receive-input pin； Both pins can be used as GPIO if not used for SCI； Baud rate programmable to 64K different rates Data-word format 1 start bit；
DSP原理与应用
2012年9月3日
15
§ 5.1.5 ADC模块时钟
ADC模块有多个时钟定标模式，与其有关的信号即寄存器有外部时钟源 XCLKIN，ADCTRL3寄存器ADCLKPS[3-0], ADCTRL1寄存器CPS位等。
DSP原理与应用
2012年9月3日
16
§ 5.1.6 ADC运行模式
2012年9月3日
13
单序列模式和级联模式对比
DSP原理与应用
2012年9月3日
14
§5.1.4 ADC电压参考
默认为使用内部电压参考，也可以使用外部电压参考，允许值为 2.048V，1.5V和1.024V。
通过ADCREFSEL寄存器选择参考源，如果选择内部参考源， ADCREFIN引脚可以连接选择的参考源、悬空或接地。 如果使用外 部2.048V的参考源，推荐使用工业级REF3020AIDBZ芯片。
第五讲: TMS320F28335片内外设
教学目标：
掌握TMS320F28335内核结构，例如A/D转换、串行通信接口、 串行 外设接口。
重点：
TMS320F28335内部A/DC的正确使用，串行通信接口应用。
难点：
TMS320F28335的ADC寄存器操作和串行通信寄存器操作。
教学内容分两部分
§5.1：TMS320F28335内模拟/数字转换 §5.2 ：TMS320F28335系列串行通信接口SCI和Modbus协议介绍
DSP原理与应用
2012年9月3日
10
2) 同步采样模式（Simultaneous Sampling Mode）
DSP原理与应用ຫໍສະໝຸດ 2012年9月3日11
根据转换模式划分，包括： 级联模式转换和和双序列模式转换 1） 级联模式转换
DSP原理与应用
2012年9月3日
12
2） 双序列模式转换
DSP原理与应用