Turbo乘积码技术研究及其FPGA实现

Turbo乘积码技术研究及其FPGA实现
随着通信技术的飞速发展，提高数据传输率和改善通信质量已成为研究的热
点问题，解决这些问题的有效途径之一是采用先进的信道编码技术。

Turbo乘积码（TPC）作为一种新型纠错编码方法，纠错性能好，编码效率高，在性能和复
杂度两方面能取得较好的折中，有着广阔的应用前景。

本文系统分析了Turbo乘积码的原理及性能，详细讨论了各种因素对
TPC译码性能的影响，提出了一种适合在FPGA中全数字实现的串行迭代译码算法，然后根据TPC编译码算法，采用Verilog硬件描述语言在FPGA中完成了TPC 编译码器的设计、综合和仿真验证。

最后在实际的数字接收机中进行了实验测试。

实验测试结果表明，本文设计的编译码器能够完成码率高达10Mbps信号的实时TPC编译码，在误码率为10^-7条件下，至少能获得6dB的编码增益，这充分证明了TPC编译码技术的优越性能，本文的研究成果可以为高速率
数据传输系统提供信道编码应用参考。