数字式竞赛抢答器设计
课程设计---数字智力竞赛抢答器的设计
接口技术课程设计报告数字智力竞赛抢答器的设计学院：机械与电子工程学院年级专业：机电103班学号：姓名：指导教师：完成时间： 2012年1月17日成绩：摘要关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种益智电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
可见抢答器在现实生活中确实很实用，运用前景非常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。
如果在抢答中，只靠人的视觉是很难判断出哪组先答题。
这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。
本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
这次设计的智力竞赛抢答器，主要是由三个部分构成：一个是由几个D触发器的构成的用于抢答的部分，一个是由几个JK触发器和7448构成用于倒计时，另外一部分则是由两个74190构成的一个可逆计数器，即计分器。
关键词：抢答器计分倒计时目录1 设计任务....................................................... - 1 -1.1 设计目的和意义...................................................... - 1 -1.2电路要求............................................................ - 1 -2 系统设计......................................................... - 1 -2.1 总体方案设计........................................................ - 1 -2.2 方案论证及选择...................................................... - 3 -3.单元模块设计.................................................... - 3 -3.1抢答器电路.......................................................... - 3 -3.2计时器电路.......................................................... - 6 -3.2.1 555定时器................................................... - 7 -3.2.2减法计数器.................................................... - 8 -3.2.3 数字显示器................................................... - 9 -3.3 计分器电路......................................................... - 10 -4.主要器件介绍.................................................... - 11 -5.系统调试与仿真.................................................. - 13 -6. 总结........................................................... - 16 -6.1 本系统的优缺点.................................................... - 16 -6.2 心得体会.......................................................... - 16 -参考文献.......................................................... - 16 -1 设计任务数字智力竞赛抢答器的设计 1.1 设计目的和意义如今随着各种电视以及其他形式的益智比赛中，都会用到多方抢答器，但是依然存在很多问题，如不具有超时报警，或者不能清楚的显示是哪一方抢到答题机会等。
数字式竞赛抢答器课程设计
数字式竞赛抢答器是一种常见的电子竞赛设备，主要应用于电子竞赛和课堂教学等场合，能够快速准确地判断并显示出抢答者的成绩，有利于竞赛和教学的进行。
以下是数字式竞赛抢答器的课程设计方案：
设计目标
本设计旨在设计一款数字式竞赛抢答器，具有简单易操作、显示准确、响应迅速等特点，能够满足电子竞赛和课堂教学的需要。
系统架构
本设计采用基于单片机的数字式竞赛抢答器，系统分为主控板和显示板两部分。
其中，主控板采用AT89C51单片机，实现抢答信号的采集、处理和控制，而显示板则负责显示抢答结果。
抢答流程
抢答流程如下：
（1）竞赛或教学开始后，按下开始键，抢答器进入待机状态。
（2）出题者提问，此时抢答器处于准备状态，等待抢答信号的输入。
（3）参赛者按下抢答器上的抢答键，抢答器采集抢答信号并判断其是否有效。
（4）如果抢答信号有效，则抢答器向显示板发送抢答者的编号和成绩，并在主控板上进行显示。
（5）如果抢答信号无效，则抢答器保持原状态。
功能实现
本设计实现以下功能：
（1）抢答器上配备数字键盘，可供出题者输入问题和答案。
（2）抢答器上配备开始键、暂停键和重置键，可供出题者进行操作控制。
（3）抢答器可以支持多人同时抢答，并能够按照抢答的先后顺序进行排名。
（4）抢答器可以显示抢答者的编号和成绩，同时支持显示多个参赛者的成绩。
总结
本设计实现了数字式竞赛抢答器的基本功能，具有简单易操作、显示准确、响应迅速等特点，能够满足电子竞赛和课堂教学的需要。
未来可以通过增加功能和改进设计来进一步提高其性能和应用范围。
八人数字式抢答器_课程设计
编号： 1电力电子技术课程设计报告书课题：数字式竞赛抢答器院（系）：机电工程学院专业：电气工程及其自动化学生姓名：蒋岷君学号：0800120313题目类型：☐理论研究☐实验研究☑工程设计☐工程技术研究☐软件开发2011 年1月6 日前言一、抢答器的主要内容l.任务要求和内容数字式竞赛抢答器具有数字显示抢答者序号功能同时配以声、光报警，以响应抢先抢答者的信号和序号，对犯规抢答者(包括提前和超前抢答)除声、光报警外，还有显示抢答犯规者序号的功能，同时还可以设置记分和奖罚记录等多种功能。
2．抢答器的使用步骤为：(1)电路上电抢答前，由抢答主持人进行系统复位，确定抢答允许时间。
(2)抢答主持入发出抢答命令同时按下定时开关。
(3)抢答者听到抢答开始命令后，通过各自的按钮开关输入抢答信号。
二、资料收集1、芯片资料的收集课设中用到了74LS148，74LS192，74LS48，555定时器、74LS00、74LS121、74ls04、74ls273等芯片。
其中74LS192、 555定时器、74LS00在数电书上学有，而对于没有学过的74LS148、74LS48、74LS121、74ls04、74ls273芯片则在网上找到相关应用资料。
2、抢答器的资料根据题目的要求我们在数电等相关书籍上找了各个芯片的使用方法，并在网络上也找到了一些相关的资料来辅助设计抢答器的原理和绘制电路图。
三、工作过程简介得到题目后我们先确定了大体的设计思路，每一个模块实现一个功能，确定了课设实施的方案，然后去找资料了解各芯片的功能，管脚图和逻辑图，结合实物熟悉各个芯片的使用。
并通过芯片实现其功能。
接下来的任务就去找资料，设计电路图，并且仿真。
经过仿真后，就开始画原理图和PCB图。
经过学习protel99实用教程后画PCB图更加熟练，更加有效率。
焊完板后接下来就是调试电路板，这可是个复杂的过程，74ls148有点问题，一上电就锁存了，没有达到预期的效果，经过排除和检查，电路板可以正常工作了。
数字式竞赛抢答器VHDL
数字系统设计与硬件描述语言期末考试作业题目：数字式竞赛抢答器设计学院：电子信息工程专业：电子信息工程学号：姓名：一、选题设计描述1.功能介绍此设计用于竞赛的四人抢答，有如下的功能：（1）具有多路抢答功能，台数设计为四；（2）具有抢答器开始后30秒倒计时，30秒后无人抢答显示超时，并报警；（3）能显示超前抢答犯规，并警报；（4）能显示各组得分，大队加分，答错扣分；当系统复位，主持人按下抢答开始按键，处于使能状态，抢答开始，某路抢答键按下时，该路信号将其他路信号锁存，同时抢答铃声响起，直至此路按键松开，显示该路组号。
2.算法简介本设计采用分层设计思想，分为：信号鉴别模块、计时模块、计分模块、BCD译码模块、分频器，还有顶层模块。
信号鉴别模块。
此模块主要实现抢答器的抢答功能，并能够分辨是正常抢答还是提前抢答，选取最先按下的一路信号，锁存其余信号，实现信号选取功能。
在此模块中，用到的信号为抢答信号a、b、c、d;抢答使能信号en；抢答结果信号states；警报时钟信号clk2；复位信号rst；提前抢答信号fangui。
计时模块。
此模块主要实现抢答过程中的计时功能，在抢答开始后进行30秒的倒计时，且在30秒后显示无人抢答报警信号。
其中有抢答时钟信号clk；系统复位信号rst；抢答使能信号en；无人抢答警报信号warn；计时中止信号stop；计时十位个位信号tb，ta。
计分模块。
此模块主要实现给四个抢答器计分的功能，初始条件下，为每个抢答器信号预制5分，当某组抢答且回答正确时加一分，答错减一分，未获答题机会时保持不变。
其中设有时钟信号clk；复位信号rst；抢答使能信号en；抢答结果显示信号states；记分加减信号add（add＝‘1’时为加，add＝‘0’时为减）；四个信号的得分显示信号a_out,b_out,c_out,d_out。
BCD译码模块。
此模块主要实现将抢答结果信号显示在bcd七段译码器上。
数字式竞赛抢答器
数字式竞赛抢答器（一）设计背景：意义：抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器存在分立元件使用较多，造成每路的成本偏高，而现代电子技术的发展要求电子电路朝数字化、集成化方向发展，因此设计出数字化全集成电路的多路抢答器是现代电子技术发展的要求。
随着电子技术的发展，可编程逻辑器件（PLD）的出现，使得电子系统的设计者利用EDA（电子设计自动化）软件，就可以独立设计自己的专用集成电路（ASIC）器件。
可编程逻辑器件是一种半导体集成器件的半成品。
在可编程逻辑器件的芯片中按一定方式（阵列形式或单元阵列形式）制作了大量的门、触发器等基本逻辑器件，对这些基本器件适当地连接，就可以完成某个电路或系统的功能。
8路抢答器控制系统是工厂、学校和电视台等单位举办各种智力竞赛等娱乐活动中经常使用的重要基础设备之一。
目前设计抢答器的方法很多，例如用传统的PCB板设计、用PIC设计或者用单片机设计。
而用VHDL可以更加快速、灵活地设计出符合各种要求的抢答器，优于其他设计方法，使设计过程达到高度自动化。
本文介绍的八路数显抢答器基于VHDL语言、以EDA 技术作为开发手段、采用CPLD（复杂的可编程逻辑器件）作为控制核心设计而成。
与传统设计相比较，不仅简化了接口和控制，也提高了系统的整体性能和工作可靠性，具有电路简单、成本低廉、操作方便、灵敏可靠等优点。
（二）设计思路与系统结构2.1 8路抢答器控制系统的设计思路与功能根据抢答要求，系统所需实现的功能如下：(1)设计制作一个竞赛抢答器，共设8个组别每组控制一个抢答开关，分别为sl，s2，…，s8。
(2)设置主持人控制键Reset，用于控制整个系统清零和抢答有效控制。
(3)主持人发出开始命令，8人开始抢答。
其中一人先按下抢答键，蜂鸣器发出鸣叫，数码显示该人号码，其他人再按键，系统不再响应，直至主持人按键清零，下一次抢答开始。
2.2 系统原理结构框图根据以上设计思路与功能要求，设计系统结构框图，见图1所示。
数电课设—智力竞赛抢答计时器的设计
目录一．摘要 (2)二．设计任务书 (3)2.1 设计题目 (3)2.2 技术要求 (3)2.3 给定条件及元器件 (3)2.4 设计内容 (4)三．电路的组成及工作原理 (5)四．元器件的选取及其引脚图和功能 (7)五．整机电路图 (12)六．元件明细表 (13)七．总结 (14)八．参考文献 (16)一．摘要本文是利用双D触发器74LS74和同步十进制计数器74LS192及简单门电路设计，实现智力竞赛抢答计时器，这好比一名公正的裁判员，它的任务是从若干名参赛者中确定出最先的抢答者，并要求参赛者在规定的时间里回答完问题。
本设计实现的是三路抢答，其具有抢答,倒计时，及倒计时暂停功能等。
关键词：三人抢答器智力抢答二．设计任务书2.1 设计题目：智力竞赛抢答计时器的设计。
2.2 技术要求：1)设计一个三人参加的智力竞赛抢答计时器；2)当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响。
此时抢答器不再接收其他输入信号；3)电路具有回答问题时间的功能。
要求回答问题的时间小于100秒（显示为0~99），时间显示采用倒计时的方式，当达到限定时间时发出声响以示警告。
2.3 给定条件及元器件：1)要求电路主要选用中规模T T L集成电路C T74系列；2)电源电压为5V；3)用LE D数码管显示时间。
2.4 设计内容：1)电路各部分的组成和工作原理；2)元器件的选取及其电路图和功能；3)整机电路图；4)元件明细表；5)参考文献；6)在设计过程中遇到何问题，其原因及解决办法的心得体会。
三．电路的组成及工作原理根据上面所说的功能要求，智力竞赛抢答计事系统的组成框图如下图所示。
它主要有六部分组成：图1 智力竞赛抢答计时器系统组成框图1)抢答器——是智力竞赛抢答器的核心。
当参赛者的任意一位首先按下抢答开关时，抢答器即刻接受该信号，指使相应发光二极管亮（或音响电路发出声音），与此同时，封锁住其他参赛者的输入信号。
2)清零装置——供比赛开始前裁判员使用。
数字抢答器
数字式竞赛抢答器的设计一、任务要求数字式竞赛抢答器具有数字显示抢答者序号功能，同时配以声、光报警，以响应抢先抢答者的信号和序号，对犯规抢答者(包括提前和超前抢答)除声、光报警外，还有显示抢答犯规者序号的功能。
二、性能指标要求（1）设计制作一个可容纳8组参赛的数字式枪答器，每组设置一个抢答按钮供抢答者使用。
（2）根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。
（3）设计定时电路，声、光报警或音乐片驱动电路。
（4）设计控制逻辑电路，起动、复位电路。
（5）设计计分电路，犯规电路。
三、抢答器的使用步骤为：(1)电路上电抢答前，由抢答主持人进行系统复位，确定抢答允许时间。
(2)抢答主持人发出抢答命令同时按下定时开关。
(3)抢答者听到抢答开始命令后，通过各自的按钮开关输入抢答信号。
四、参考器件2片74LS148，4片74LS192，5片74LS48，一片555、74LS00、74LS121，共阴LED显示器4块，电阻、蜂鸣器、发光二极管等五、设计方案（1）抢答电路的设计抢答电路的功能有两个：一是能分辩选手按键的先后，并锁存抢答者的编号，供译码显示电路用；二是使其他选手的按键操作无效。
选用优先编码器74LS148和RS 锁存器74LS279可完成上述功能。
译码电路选用74LS48芯片。
具体电路如图(a)所示，其工作原理为：当主持人控制开关处于“清除”位置时，RS触发器R为低电平，输出端（4Q-1Q）全部为低平。
于是74LS48的BI=0，显示器灭灯；74LS148的选通输入ST=0，74LS148处于工作状态，此时锁存电路不工作。
当主持人开关拨到“开始”位置，优先编码电路和锁存电路同时工作，等待输入信号7I…0I,当有选手按下键时，74LS148的输出0Y=010，EX Y=0，1Y2Y经RS锁存器后，CTR=1，BI=1，74LS279处于工作状态，4Q3Q2Q=101，经74LS48译码后，显示器显示选手编号。
多路数字定时抢答器设计方案
多路数字定时抢答器设计方案一、多路数字定时抢答器电路设计1.1抢答器的功能要求1.设计一个多路数字定时抢答器，可同时供8人或8队参加比赛，它们的编号分别是0，1，2，3，4，5，6，7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0, S1, S2, S3, S4, S5, S6, S7 。
2.给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3.抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣报警器发声提示。
此外要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4.抢答器具有定时抢答的功能，且一次抢答的时间可由主持人设定（如30s)。
当节目主持人按下“开始”按钮后，要求定时器立即开始倒计时，并在数码管上显示。
5.参赛选手在设定的时间抢答，抢答有效，定时器停止工作，数码管显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
6.如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示“00”。
1.2抢答器的组成结构抢答器的总电路框图如图1所示，由主体电路和拓展电路两部分组成，主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，能同时封锁输入电路，禁止其他选手抢答。
扩展电路完成定时抢答的功能。
如图所示定时抢答电路的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止功能工作状态，编号显示器灭灯，定时显示器上显示设定的时间，当节目主持人宣布抢答题目后，说一声“抢答开始”，同时控制开关拨到“开始”的位置，抢答器处于工作状态，定时器倒计时。
定时器时间到，却没有选手抢答时，并封锁输入电路，禁止选手超时后抢答。
当选手在定时时间按动抢答按钮时，抢答器要完成以下三项工作：1.优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；2.控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；3.控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。
简易数字抢答器设计
设计题目：（简易数字式竞赛抢答器设计）简易数字式竞赛抢答器设计一、设计任务及要求：在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器。
通过抢答器的数显、灯光和音响等手段指示出第一抢答者。
同时，还可以设置定时、记分、犯规及奖惩记录等多种功能。
（一）具体要求：设计制作一个可容纳3个组参赛的抢答器。
1、每组设置一个抢答开关，分别为S0,S1,S2（高电平，即逻辑“1”有效）。
2、设置主持人控制键：J0是用于控制整个系统清零的按钮（高电平，即逻辑“1”有效），J l是用于发布抢答开始命令的开关（高电平，即逻辑“1”有效）。
3、设计抢答定时（20秒）电路，且计时起点与抢答命令J1同步，抢答者必须在定时20秒内进行抢答，超时而无人抢答则题目作废。
4、设计第一抢答信号鉴别和锁存功能。
在主待人发布抢答命令之后，第一抢答者按下抢答开关后，电路应记忆下第一抢答者的组别，并封锁其他各组的按钮，即其他任何组按键都不会使电路响应。
（二）输入输出说明：1、输入信号：四个控制开关S0、S1、S2、J1 和1个按钮J0。
2、外部输入脉冲信号时钟源CP（2Hz），经适当分频后供控制器和定时器使用。
3、定时时间输出接到外部的2个8421BCD数码管M1、M2上，显示定时时间（19～00）。
4、输出以发光二极管LED方式指示第一抢答者，各组的发光二极管分别是L0，L1，L2。
其具体框图如下：根据如上说明，本设计的主要任务和设计要求是：1、按照现代数字系统的Top-Down模块化设计方法，提出数字式竞赛抢答器设计系统的整体设计方案，并进行正确的功能划分，分别提出并实现控制器、定时器、第一信号鉴别等模块化子系统的设计方案。
2、在ModelSim的EDA设计环境中，完成系统的顶层设计、各子系统的模块化设计。
分别完成各个基于V erilog HDL语言实现的子模块（包括控制电路、定时电路、第一信号鉴别电路）的逻辑功能仿真。
多功能数字抢答器设计11[1]
![多功能数字抢答器设计11[1]](https://img.taocdn.com/s3/m/2d96729c02768e9950e7388f.png)
多功能数字抢答器设计11[1]————————————————————————————————作者：————————————————————————————————日期：多功能数字抢答器设计摘要知识比赛中，特别是做抢答题目的时候，在抢答过程中，为了知道哪一组或哪一位选手先答题,必须要设计一个系统来完成这个任务。
因为在抢答过程中,靠视觉是很难判断出哪组先答题。
利用单片机系统来设计抢答器，使以上问题得以解决，即使各组的抢答时间相差几微秒，也可分辨出哪组优先答题.该课程设计主要介绍了单片机抢答器设计及工作原理，以及它的实际用途。
本课题设计是“四人抢答器"，包括可分为三部分,有脉冲信号产生、抢答器、倒计时三个模块。
先根据要求用74LS75双锁存器构造四人抢答器，用BCD—7段译码器显示抢答者编号，用555定时器产生脉冲信号,脉冲信号周期为1。
0024s。
通过74LS161做个位计时器，用置数法通过反码实现减法计数，在用BCD—7段译码器显示倒计时。
数码管与74LS48配合使用，本次课题使用的数码管需要74LS48驱动工作，其允许抢答时间为10s。
关键字：锁存器；脉冲信号；减法器目录1 绪论。
...。
.。
.。
...。
.。
..。
.。
....。
...。
..。
.。
....。
.。
...。
.。
.。
..。
..。
.。
.。
....。
...。
...。
..。
..。
....。
..。
..。
.。
12 方案论证...。
.。
.。
.。
.。
..。
..。
.。
.。
.。
.。
..。
.。
..。
.。
....。
..。
...。
...。
........。
.。
..........。
..。
.。
.。
22。
1 抢答器组成框图....。
...。
...。
...。
.。
.。
..。
.。
.。
....。
...。
.。
...。
..。
.。
....。
..。
....。
.。
..。
......。
(2)2。
2 具体设计方案.。
...。
..。
..。
....。
..。
....。
.。
..。
数字电路逻辑设计数字竞赛抢答器
数字电路逻辑设计课程设计设计名称数字竞赛抢答器专业班级学号姓名指导教师太原理工大学现代科技学院课程设计任务书注：上交（大张图纸不必装订）2.可根据实际内容需要续表，但应保持原格式不变。
指导教师签名：日期：专业班级 学号 姓名 成绩 设计目的有许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。
同时，还可以设置记分、犯规及奖惩记录功能。
(1). 了解抢答器的设计原理(2). 掌握其外围电路的设计与主要性能参数测试方法 (3). 掌握抢答器的设计方法与电子线路系统的装调技术设计要求内容和步骤设计竞赛抢答器，要求：（1）设计制造一个可容纳六组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。
（2）电路具有第一抢答信号的鉴别和锁存功能。
（3）设置记分电路。
每组在开始预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。
（选做）（4）设置犯规电路。
对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。
（选做）1、根据选题要求，进行方案比较，画出系统框图，进行初步设计。
2、设计单元电路，计算参数，选择元器件。
3、画出系统电路原理图。
4、利用EWB 软件对原理图进行仿真，修改设计中的疏漏。
5、现场安装调试。
6、撰写课程设计说明书。
电路的基本功能要求及原理方框图1：设计一个智力抢答器抢答器，能同时供6名选手或6个代表队比赛，他们的编号分别是1，2，3，4，5，6各用一个按纽，按纽编号与选手的编号相对应，分别用6个按钮S1-S6表示。
2: 给主持人设置一个系统清除和抢答开始的控制开关S 。
3：抢答器具有锁存与显示功能。
即抢答开始后，若选手按动按钮，锁存器立即锁存相应的选手编号，并在LED 数码管上显示选手的编号（1-6），同时扬声器发出声响提示。
选手抢答实行优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清除为止。
EDA技术课程设计-数字式竞赛抢答器
课程EDA技术课程设计题目数字式竞赛抢答器专业电子信息工程主要内容、基本要求、主要参考资料等主要内容：设计一个可容纳6组参赛的数字式抢答器，当第一个人按下抢答按钮时，其他组的按钮不起作用。
当主持人按下“复位”按钮，所有组的按键才可用。
基本要求：1、设计一个可容纳6组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
3、设置一个主持人“复位”按钮。
4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2-3秒的音响。
5、设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。
主要参考资料：[1] 潘松著.EDA技术实用教程(第二版). 北京：科学出版社,2005.[2] 康华光主编.电子技术基础模拟部分. 北京：高教出版社,2006.[3] 阎石主编.数字电子技术基础. 北京：高教出版社,2003.完成期限2011.3.11指导教师专业负责人2011年3月7日一、总体设计思想1.基本原理本设计为六路智能抢答器，所以这种抢答器要求有六路不同组别的抢答输入信号，并能识别最先抢答的信号，直观地通过数显和蜂鸣等方式显示出组别；对回答问题所用的时间进行计时、显示、超时报警、预置答题时间，同时该系统还应有复位、倒计时启动功能。
抢答过程：主持人按下系统复位键（RST），系统进入抢答状态，计时模块和计分模块输出初始信号给数码显示模块并显示出初始值。
当某参赛组抢先将抢答键按下时，系统将其余三路抢答信号封锁，同时扬声器发出声音提示，组别显示模块送出信号给数码显示模块，从而显示出该抢答成功组台号，并一直保持到下一轮主持人将系统清零为止。
主持人对抢答结果进行确认，随后，计时模块送出倒计时计数允许信号，开始回答问题，计时显示器则从初始值开始以计时，在规定的时间内根据答题的正误来确定加分或减分，并通过数码显示模块将成绩显示出来。
多功能数字显示抢答器设计
摘要在现代社会生活中，智力竞赛作为一种生动活泼的教育形式和方法能够引起观众极大兴趣。
而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行抢答，对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员，抢答器刚好为这种比赛提供了方便。
整个流程是任一组选手按下抢答按钮，经编码器编码后输出一组二进制代码传送给D触发器，同时编码器输出的代码通过发光二极管所组成的或门输出高电平，使RS触发器置0，D触发器的脉冲为低电平，编码器传送到D触发器的二进制代码被D触发器锁存，经译码器，把锁存的数据通过数码管显示出来。
关键词：编码器40147，锁存器CC4042，译码器CC4511，数码管目录1 绪论 (4)1.1课题描述 (4)1.2设计目的......................................................................................................................错误!未定义书签。
1.3 设计任务及要求..........................................................................................................错误!未定义书签。
2 基本工作原理及框图 .......................................................................... 错误!未定义书签。
3 整体电路设计 (2)3.1工作原理 (2)3.2 8路智力竞赛抢答器的原理图 (2)4 相关芯片及硬件电路设计 (3)4.1 数码显示译码器 (3)4.2 CC4511芯片功能特性及说明 (3)4.3 CC4042芯片的功能特性.及功能说明 (6)4.4 CC40147芯片的功能特性 (7)总结 (9)致谢 (10)参考文献 (11)1 绪论1.1 课题描述现在，工厂、学校和电视台等单位经常举办各种智力竞赛, 抢答记分器是必要设备。
数字电子 电子设计抢答器
四路智能竞赛抢答器设计一、设计内容：设计内容：本课题要求设计一台可供4名选手参加比赛的智力竞赛抢答器。
设计要求：1.基本功能(1)抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0 ~ S3表示。
(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
(3)抢答器具有锁存与显示功能。
即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
2．扩展功能(1)抢答器具有定时抢答功能。
要求定时器开始倒计时，并用定时显示器显示倒计时时间，同时扬声器发出音响，音响持续0.5秒。
(2)参赛选手在设定时间（9秒）内抢答，抢答有效，扬声器发出音响，音响持续0.5秒，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、抢答器的组成框图定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时抢答的功能。
图1所示的定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间，当节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，定时器倒计时。
当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。
当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：①优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；②扬声器发出短暂声响，提醒节目主持人注意；③控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；④控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。
八路纯数字电路抢答器Proteus设计图
一、任务与要求：
⑴抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
⑵设置一个系统清除和抢答控制开关S，该开关由主持人控制。
⑶抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
⑷抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
⑸参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
⑹如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目 录1 引言 (1)1.1设计背景 (1)1.2VHDL简介 (1)1.3Q UARTUSⅡ简介 (3)2 数字抢答器的设计 (3)2.1系统设计要求 (3)2.2设计思路 (4)2.3数字抢答器系统工作流程图 (5)3 数字抢答器的实现 (6)3.1数字抢答器的顶层原理图 (6)3.2系统各功能模块的实现 (7)3.2.1 抢答鉴别模块qdjb (7)3.2.2 记分器模块JFQ (7)3.2.3 计时器模块JS (8)3.2.4 数码管显示模块 (8)3.2.5 喇叭报警模块beepf (9)4 数字抢答系统仿真及分析 (10)4.1抢答鉴别模块仿真波形 (10)4.2计分模块仿真波形 (11)4.3计时模块仿真波形 (11)4.4管脚锁定 (12)4.5显示结果的几种情况 (13)5 总结 (14)5.1设计制作过程中遇到的问题及解决方案 (14)5.2本设计有以下几个可以改进的地方 (15)参考文献 (16)附录 (17)抢答鉴别模块的VHDL程序 (17)记分器模块的VHDL程序 (18)计时器模块的VHDL程序 (20)动态扫描模块的VHDL程序 (21)译码器模块的VHDL程序 (22)蜂鸣器报警模块的VHDL程序 (23)1 引言1.1 设计背景人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。
现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。
前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是EDA 技术。
EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作：IC设计,电子电路设计以及PCB设计。
没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的,但是面对当今飞速发展的电子产品市场，设计师需要更加实用、快捷的EDA工具，使用统一的集体化设计黄精，改变传统的设计思路，将精力集中到设计构想、方案比较和寻找优化设计等方面，需要以最快的速度，开发出性能优良、质量一流的电子产品，对EDA技术提出了更高的要求。
未来的EDA技术将在仿真、时序分析、集成电路自动测试、高速印刷版设计及开发操作平台的扩展等方面取得新的突破，向着功能强大、简单易学、使用方便的方向发展。
1.2 VHDL简介硬件描述语言已经有几十年的发展历史，并且在系统的仿真、验证和设计、综合等方面得到成功的应用。
目前常用的硬件描述语言有VHDL、Verilog HDL、ABEL等[2][3][4]。
VHDL则起源于20世纪70年代末和80年代初，美国国防部提出的VHSIC计划，目标是为下一代集成电路的生产、实践阶段性的工艺极限和完成10万门级以上的电路设计而建立一种新的描述方法[5]。
VHDL的英文全称为Very-High-Speed Integrated Circuit Hardware Description Language,是IEEE 标准化的硬件描述语言，并且已经成为系统描述的国际公认标准，得到众多EDA 公司的支持。
VHDL具有很多的优点使它能够被大多数人认可，被广泛应用在逻辑电路的设计方面，并且成为了标准化的硬件描述语言，其优点如下：(1)功能强大和设计灵活。
一个简洁的使用VHDL语言编写的程序就可以描述一个复杂的逻辑电路，因为VHDL拥有强大的语言结构[6]。
VHDL多层次的设计描述功能可以有效地控制设计的实现，支持设计库和可重复使用的元件生成，还支持多种设计方式，如层次化设计、模块化设计和同步、异步和随机电路设计。
(2)与具体器件无关。
用VHDL设计硬件电路时不用先确定设计要用到哪种器件，也不用特别熟悉器件的内部结构，这样可以使设计人员专注于进行系统设计。
设计完成后，可以根据消耗的资源选择合适的器件，而不造成资源的浪费。
(3)很强的移植能力。
VHDL由很多不同的工具支持，同一个设计的程序可以在包括综合工具、仿真工具、系统平台等工具中使用。
(4)强大的硬件描述能力。
VHDL可以描述系统级电路和门级电路，而且描述方式多样，可以采用行为描述、寄存器传输描述或者结构描述，也可以用其混合描述方式。
同时，VHDL可以准确地建立硬件电路模型，因为它支持惯性延迟和传输延迟。
VHDL的数据类型很丰富，支持标准定义的数据类型，当标准定义的数据类型不能满足用户的需求时，用户可以自己定义的所需要的数据类型，增加了设计的自由度。
(5)语法规范，易于共享。
当把用VHDL编写的代码文件看作是程序时，它可以作为设计人员之间的交流内容；当把它看作是文档时，可以作为签约双方的合同文本。
VHDL易于共享的特点，使得大规模的协作开发容易实现。
同时，这些特点也促进了VHDL的发展和完善。
综上所述，VHDL有很多其他的硬件描述语言所不具备的优点。
但是，VHDL 仍然存在一些缺点，主要是3个方面。
(1)要求设计者对硬件电路知识甚至是芯片结构方面的知识了解较多。
应该摆脱一般的高级语言程序设计思路，因为在电路世界里的事件很多是并行发生的，并且硬件电路系统内部的模块可以是互相独立的，也可以是互为因果的，所以，在用VHDL设计硬件电路时应摆脱一般的高级语言程序设计思路。
在设计电路时，应先构思电路，然后才能描述。
(2)不能进行太抽象的系统描述。
因为EDA工具无法综合抽象性太强的系统,故用VHDL描述系统电路时不能太抽象。
目前的VHDL很难综合实际的硬件电路，只能适用于系统建模。
(3)不能描述模拟电路。
对于模拟电路而言，VHDL并不是一种理想的硬件描述语言。
但可以预见，未来硬件描述语言的发展方向是模拟电路和数模混合电路的描述方式。
1.3 QuartusⅡ简介QuartusII是Altera公司的综合性PLD开发软件，可以采用多种输入方式，如VHDL、Verilog HDL、AHDL(Altera Hardware Description Language)及电路图等。
它支持一些比较成熟的模块，如LPM/MegaFunction宏功能模块库等，设计者可以直接调用这些模块，从而使设计的复杂性降低了，设计的速度也加快了。
QuartusII内带有综合器和仿真器，可以完成从设计输入到硬件配置的完整PLD 设计流程，减少了设计者的工作量。
QuartusII是一种综合性的开发平台，在QuartusII中可以进行系统级设计嵌入式的软件开发和可编程逻辑的设计。
QuartusII越来越受到数字系统设计者的欢迎，是因为QuartusII拥有强大的设计能力和直观易用的接口，可以在多种平台上使用，如XP、Linux以及Unix等，具有完善的用户图形界面设计方式，运行速度快，功能集中，易学易用等特点。
2 数字抢答器的设计2.1 系统设计要求设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。
抢答器具有：第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出音响。
设置犯规电路，对提前抢答和超时答题（例如3分钟）的组别鸣笛示警，并由组别显示电路显示出犯规组别。
设置一个计分电路，每组开始预置10分，由主持人计分，答对一次加1分，答错一次减1分。
系统框图如图2-1所示：图2-1 数字式竞赛抢答器系统框图2.2 设计思路此设计问题可分为第一信号鉴别锁存模块，答题计时模块，计分电路模块和扫描显示模块四部分。
第一信号鉴别锁存模块的关键是准确判断出第一抢答者并将其锁存，在得到第一信号后将输入端封锁，使其他组的抢答信号无效，可以用触发器或锁存器实现。
设置抢答器按钮K1、K2、K3、K4，主持人复位信号reset，扬声器驱动信号out。
reset=0时，第一信号鉴别锁存电路、答题计时电路复位，此状态下，若有抢答按钮按下，鸣笛示警并显示犯规组别；reset=1时，开始抢答，由第一信号鉴别锁存电路形成第一抢答信号，进行组别显示，控制扬声器发出音响，并启动答题计时电路，若计时时间到主持人复位信号还没有按下，则由扬声器发出犯规示警声。
4路计分电路是一个相对独立的模块，采用十进制加/减计数器、数码管数码扫描显示，设置复位信号reset1、加分信号up、减分信号down，reset1=0时，所有得分回到起始分（10分），且加减分信号无效；reset=1时，由第一信号鉴别锁存电路的输出信号选择进行加减分的组别，每按一次up，第一抢答组加一分，每按一次down，第一抢答组减一分。
2.3 数字抢答器系统工作流程图依据系统的设计要求可知，系统的输入信号有：四组的抢答按钮A、B、C、D。
系统清零信号QDJB，系统时钟信号CLK，计分复位端RST，计时预置数控制端LDN，计时使能端EN，计时预置数调整按钮TA、TB。
系统的输入信号有：四个组抢答成功与否的指示控制信号输出口LEDA,LEDB，LEDC，LEDD，四组抢答时的计时控制显示信号若干，抢答成功组别显示的控制信号若干。
本系统应具有的功能有：第一抢答信号的鉴别和锁存功能、抢答计时功能、组别显示功能和蜂鸣器提示功能。
根据以上的分析我们可以将本设计的整个系统分为四个模块：抢答鉴别模块QDJB、抢答计时模块JSQ、数码显示模块YMQ和报警模块BEEPF。
对于需要显示的信息，需要增加或外接译码器，进行显示译码。
抢答开始时主持人按下抢答复位键（RST），系统进入抢答状态，计时模块输出初始信号给数码显示模块并显示出初始值。
当某参赛组抢先将抢答键按下时，系统将其余三路抢答信号封锁，同时扬声器发出声音提示，组别显示模块送出信号给数码显示模块，从而显示出该抢答成功组台号，并一直保持到下一轮主持人将系统清零为止。
主持人对抢答结果进行确认，随后，计时模块送出倒计时计数允许信号，开始回答问题，计时显示器则从初始值开始以计时。
计时至0时，停止计时，扬声器发出超时报警信号，以中止未回答完问题。
当主持人给出倒计时停止信号时，扬声器停止鸣叫。
整个系统的组成框图如下图：图2-2 系统的总体框图3 数字抢答器的实现3.1 数字抢答器的顶层原理图图3-1 顶层原理图原理图中输入部分分别是：抢答器扫描第一信号的时钟clk_4MHZ,计分器按键消抖的时钟CLK_4HZ,计时器时钟信号CLK_1HZ,复位按键res,分数清零按键clr,加分按键ADD,减分按键dec,抢答信号按键s0,s1,s2,s3。
原理图中输出部分分别是：第一信号显示信号灯LED[3..0],实现了显示第一位抢答的人的信号，数码管段选信号A、C、D、E、F、G、DP，数码管进入译码器74ls138的位选信号sel[2..0]，在数码管上显示了每一位选手的分数。