基于DSP的视频图像采集系统设计
基于DSP的视频图像采集系统硬件电路实现
D 0 0 A 7 1A 5R M 之 间均 使用通 用可 M9 0 , A l A A S 1 编程 I / O口相连。比 J外还设计了—个 J A X2 T G 5 的 在线可编程调试接口, 便于在线编程。 2 S 核心电路设计 .DP 3 2. 31电源引脚和时钟引脚 电源引脚: 电压分为两级 , 电源 提供 C U核 P 使用的电源电 c o 压 vD 。及提供片上外设使用的电
接地 。 时钟引脚: 时钟发生器由内部振荡器和锁相 环 P L电路构成,可以 L 输入 。 X1 6脚) ( 9 : 接外部晶体振荡器的一个 引脚接
地或 悬 空。
X /L N9 2 KI(7脚) C : 接外部晶体振荡器的另一 该视频图像采集系统的核心是 D P采用 T 个 引脚 。 S, I 的T 3 O c 4 2 ;视频解码芯片选用 P ip Ms 2 v 5 O A hl s i 2_ .2晶振和系统复位 3 公司的 S A 1 1 数字逻辑控制芯片选用的是 A T 凡 l 对于晶振频率大小的选定 , 本系统选用的是 A ea h r 公司的 MA 7 0 x O o系列 C L P D中较高端的 1MH 0 z的晶体振荡器。当 C U复位的时候 ,L P PL 0 z 然后 ,L PL E M 18 P 7 2。本视频图像采集网络化传输系 统对数 的默认方式为 1 MH 时钟 的分频模式, 据传输 的要求较高 ,所 以选用 了 D VC M的 就可以编程为其他的模式,以获取不同的时钟频 A IO D 90 M 0 0以太网控制器芯片 , M 0 0 1 根数 率。 D 90 有 6 在每次改变 P L L 的工作模式时 , 都必须先改为 据线 , 直接与 T S 2 Vc 4 2 M 3 O 5 O A的数据总线相连 , 分频模式, 然后再改为新的工作模式。 地 址线 共 有 2 根 ,通 过 C L O P D译 码 之 后 与 D P有一组引脚 C KMD1  ̄K S L - L MD3 4 ,可以 T 30 5 0 A地址总线相连。 MS 2VC 4 2 用来调整 D P S 工作频率的高低 ,由此类引脚的状 2系统的硬件电路设计 态决定 D P内部倍频的大小。 S 系 统 复 位 电路 选 用 T 公 司 的 推 荐 的 I z 视频解码芯片 S A l 1 1 A 7 1A及其初始化 S A l1 A 7 1A具有 四路模拟输入和内部模拟 T S 8 3 列 芯片 , 为 D P和 基于 微 处 理器 P32 系 它可 S 信号源选择 , 带有两路内置的模拟抗混叠滤波器 , 的系统提供了初始化和定时监控的功能 ,并且同 具有梳状滤波器功能 , 可自动进行行、 场同步 的检 时具有电平复位和手动复位功能。 测 , 动进行 5 / H 场频的检测 , 动进行标准 自 00 z 6 自 在上电期间, v 当 ∞的电压高于 1 v时, . 1 吾 的电压, PL A 制式和 N S 制式之间的 TL 转换 , 数据输 出格 面 吾 亍复位输出有效,并开始监控 V 式多样式, 可通过 I 2 C总线接受外部控制器的完全 只要 V 的电压低于门限电压 V T就一直保持 I —个内 部延时定时器使 面 有 衙 控制。S A7 1 A 1 A芯片内的场同步信号 V F行 面 有效。 l RE 、 同步信号 H E 、 R F 时钟参考输 出 L C 、 L 2像素时钟 效输出保持一定脉宽以保证系统可靠复位 ,定时 信号 C E 都由芯片引脚直接引出,从而省去了 器的延时 t RF d 开始于 v 上升到 门限电压的时候 。  ̄v - 面 输 时钟 同步电路的设计,系统内部锁相环技术的集 当电源电压降落到门限电/ ( 以下 , f 氐 , 不需要连接其他外部器 成使得可靠性有了 很大的提高,并极大的降低 了 出再次变为有效f 电平) 设计的复杂度。 件。其 固 定的门限电压是通过—个内部的分压器 S A A 7 1A在上电后 , l1 并不是立 即采集模拟 来确定的。 视频信号进行 A / D转换处理 , 它必须由 D P S 通过 在应 用方 面 , 当启 用 T S 8 3的 R S T时 , P32 EE I 2 C总线对其内部寄存器进行初始化设置后 , 才能 WD 脚的输入有效( I 在高低电平 间转换)输入电压 。 超 过 V 时 ,P 3 2 T S 8 3不会 回到无 重 置状 态 。重置 正常工作。 时 ,如果应用中要求 WD 有效, I I WD 要从有效信 2 数字逻辑控制电路设计 . 2 由于地址译码 、 时序控制等工作量较大, 本 号中分离。 文的视频图像采集网络化传输系统选用的是 A— l 2 . JA .3 T G电路设 计 3 tr公司推出 M X7 0 S系列 C L ea A 00 P D中较高端的 JA JitTs A t nG op称为联 合试 T G on et ci ru) o 4i E M7 2 。它的时钟信号由 T 30 c 4 2 P 18 Ms 2 V 5 0 A的 验行动组。模拟器通过 — 1pn的接插件与芯 时钟 C K U 引脚 提供 ,与 T s 2 v 5 0 片的 JA 端 口 LOT M 30 c 42 TG 进行通信 。 两个 E U信号必须用 M
基于DSP的图像采集与处理系统的研究与设计
P C b a s e d d a t a a c q u i s i t i o n c rd a . Ba s e d o n he t i n ro t d u c t i o n o f t h e s y s t e m s t r u c t u r e nd a b a s i c p i r n c i p l e . he t i ma g e a c q u i s i t i o n nd a p r o c e s s i n g p r o c e d u r e Wa s na a l y z e d. nd a s i mu l a t i o n b a s e d o n N【 AT L AB i s d o n e . u s e d f o r c o mp a r i s o n wi h t he t t e s t o n DS P p l a t f o m . r T h e t e s t s h o we d ha t t t h e s y s t e m c a n wo r k nd i e p e n d e n t l y , h a d t h e v a l u e o f s t a b i l i t y a n d r e a l — t m e i . i t C n a b e a p p l i e d t o a l l k i n d s o f r e a l — t i me i ma g e p r o c e s s ng i .
Re s e a r c h a nd De s i g n o f t he I ma g e Ac q ui s i t i o n a n d Pr o c e s s i ng S ys t e m Ba s e d o n DSP
基于DSP机器视觉的道路图像采集和处理系统设计
同 时提 出 了道路 图像 处理 算 法流 程 以及 具 体 的程 序框 架 ,最终 在软 件 集 成 开发 环 境 CCS中生 成 应 用程 序 以及 P 1 动程序 ,在 多次试验 中取得 了不错 的效 果 。 C 驱
关 键 词 : 图像 采 集 ; 图 像 处 理 ;DS P;P 总 线 C1
码 芯片 S A 1A 完成 A D 转换 ,S A 1 A允许 四路 模 A 71 / A 71 拟视 频 输入 ,具有 两 个 模 拟处 理 通道 ,可 以对 摄 像 头输
据 通过 C D数字 相机 输入 的模 拟 图像信 号 ,经视频 解码 C 芯 片转 换 成数 字信 号 ,由 C L ( o lx P ormma l P D C mpe rga be L gc D vc ) 控 制 经 过 FF 输 入 D P进 行 图 像 的增 o i eie IO S 强 、去 噪 、边缘 检测 等 ,为实 现 实 时地将 原 始 图像 和 处
S A DA D 和 F T N R W 两 种 工 作 模 式 。 按 照 C I 6 1格 CR 0 式 ,Y UV 图 像 分 辨 率 为 7 0x 7 , 当 按 行 输 出 时 , 2 5 6 S A 1A 输 出 数 据 流 大 小 为 :7 0 l = 4 0 i 因 为 A 71 2 x 6 14 bt 。
I
{
CL 控 器 PD 制
— ]r —1 一
儿
I址 换 功 存I 地 切 码、能 I 储 译等 帧)
i j
} —C — 广 —P — 一 1 — —
l 显不及后 期处理 ) ( 1
用此 开发 过 程检 测新 算法 的可行 性 ,可 以进行 图像 增强 去 噪 、视频 压缩 、边缘检 测 、视 觉定 位等算 法 的研 究 。
基于DSP和FPGA的视频采集实时处理系统设计
后 经过 图像处 理模 块 进 行 处理 , 处 理 后 的 数据 通 将
作者简介 : 常奇峰 (9 4 ) 男, 18 一 , 河南省周 口市人 , 南京航 空航 天大学硕 士研 究生, 主要研 究方向为数 字图像 处理.
郑 州 轻 工 业 学 院 学 报 (自 然 科 学 版 )
本文 拟 以 T 公 司 的 T 30 6 1 核 心 , I MS2 C 73为 结
合大 规 模 逻 辑 器 件 F G , 及 视 频 采 集 芯 片 PA 以
S A A 7 11 1A设计 实时 f 的视频 采集处 理 系统. 生好
1 系统原理及硬件结构设计
系统原 理框 图如 图 1 所示 .
21 00拄
过双 口送 给 D\ A进行 转换 , 将数 字信 号 转换 为模 拟 信号 , 送往 显示器 显示 .
工作时 , 一块 缓存用 于存放 当前采集 到 的图像数 据, 另一块用 于保存前一 帧数 据, 实现 了高速采集 的数据存储 与读取并行 , 简化 了系统设计 , 提高 了 系统的可靠性.
的效率降低 , 响应 速度 变差. 但是采 用可编程逻辑
器件设计 视 频 采 集 处 理 系统 , 有 开 发 周 期 短 , 具 功 耗 低 , 作频率 高 , 工 编程 配置灵 活等一 系列 优点 .
收 稿 日期 :0 9—1 2 20 2— 6
该系统首先对 由 C D摄像头输出的模拟视频 C
性能实 , 明该系统可以完成常用算法的实时处理. 证
关键 词 : 视频 采 集 ;P A; F G 图像 处理 中 图分 类号 :P 7 . T 242 文 献标 志码 : A
基亏DSP的多路音/视频采集处理系统设计
(c olfEetca dA tm t nE gnei , fi n e o c nl y He i2 0 0 , hn) S ho lc i n uo ai nier g He w m f T hoo , f 3 0 9 C ia o r o n eU e g e
中 图分类 号: N 4 。 T 91 2
文献标 识 码 : A
文章编 号 :0 6 6 7 (0 6 0 — 0 7 0 10 — 9 7 2 0 )6 0 2 — 4
A li v d o a d a d o g t e i g a d p o e sn mu t- i e n u i a h rn n r c si g s se b s d o y t m a e n DS P
1 引 言
当前 , 数字 图像处 理 中 , 于数 据量 大 、 法 在 由 算 难度高, 因此 实 时性 成 为技 术难 点 之 一 。如 果采 用 专 用 电路 实 现 。 然 实 时 性 得 到 保 证 , 系统 的灵 虽 但 活 度 大大 降低 。因此 , 寻求 一种 高 速 通用 数 字 信号 处 理系统 成 为 当务 之急 。
Ab t a t h l — i e n u i r c s i g s se w t i i l sg a r c s o MS 2 DM6 2 sr c : e mu t — d o a d a d o p o e sn y tm i d g t in p o e s r T 3 0 T iv h a l 4 wh c r d c d b Ic mp n s d sg e ,ip sn - h n e i e d 4 c a n l u i n o n i h p o u e y T o a y i e i d d s o i g 4 c a n lvd o a - h n e d o a a g i - n n a l p tsg as n h n e i e a o r d g tlo t u i a n n h n la d o a a o u p tsg u i l , e c a n lv d o a lg o i i u p tsg l a d o e c a e u i n g o t u i - n o n a n n l
基于DSP和USB技术的视频图像监控记录系统
它记录事发现场 的图像 , 为事后处理分析 提供信 息 . 个 系统 体积 小 , 这 自身带 有存 储器 , 需通 信 网 无 络, 因此 可 以独 立安 装 使 用 , 可 以 作 为 大 型监 控 也 系统 的辅助设备. 具体要求如下. I )系统 主要 用于背 景 固定不 变 的场合 ; 2 )平均每秒记录图像 2 以上; 幅 3 )要 有绝 对 时间信 息 , 能记 录 3h以上 ; 4 )系统可随时提取所记录的图像数据.
件传输等. 关键 词 : 图像 ; S ; S ; F卡 D PU BC
中图分 类号 :P 3 T 19
文献标识 码 : A
文章编号 :6 2— 96 2 0 )2—09 0 17 0 4 (0 8 0 13— 5
Vi o m o io — e o d s se b s d n DSP nd US t c no o y de n t r r c r y t m a e o a B e h l g
GUO Yu— a g,F hn ENG i Ch
Hale Waihona Puke ( c ol f n r t na d C m n a o n ie r g H ri n ie r g S h o f ma o n o mu i t nE gn e n , abn E gn e n o Io i ci i i
i g ma e c mp e s g,i g a a so i g a d f e t n miso . n ,i g o r s i n ma e d t trn n l r s s in i a
Ke y wor s:ma e;DSP; B;CF c r d i g US ad
理 分析提供 信息. 系统体 积小 , 该 带有 C F卡存储 器和 U B接 口, S 可以独立安装使 用 , 也可作 为 大型监
基于DSP的图像采集板设计
2 1 年 3 月 00
江 苏 技 术 师 范 学 院 学 报
J OURNAL OF JANGS TEACHERS UNI I U VERS nY TE OF CHNOL OGY
Vo. 6No3 1 . . 1 Ma . 2 0 r . 01
基于 DS P的图像采 集板设 计
理 。图像识别包括诸如条码识别 、 生物特征识别( 人脸识别、 指纹识别等 ) 技术 、 智能交通 中的动态对象识
别 、 写识别 等 , 手 涉及 的技 术 领域也 越来 越广泛 。
本文是基于对视频图像进行识别 的 目的而设计的一种图像采集和处理系统 , 通过该系统可进一步研 究 图像处理与识别技术。
收稿 日期 : 0 9 1— 4 修 回 日期 : 0 9 1 — 5 20— 20 ; 2 0 — 2 1
基金项 目: 江苏技术师范学院青年科 研基金项 目 1 Y 84 ) ( Y 005 作者简介 : 倪福银 (9 8 )男 , 17 一 , 江苏南通人 , 讲师 , 硕士, 主要 研究方 向为数字图像处理 , S D P技术与应用。
() 辑控 制芯 片 XC 54 2逻 9 14
图像采集板所采用 的可编程逻辑器件为 X 9 14 芯片。 C 54X 它主要用于产生存储器的地址 、 / AD转换 器时钟信号 、 MD转换器清零信号及存储器的片选信号等, 另外, 可编程器件还用作总线控制器, 控制 电 路中的不 同模块对数据总线、 地址总线的使用。 C 54 产生必要 的逻辑控制和时序 , X 9 14 将解码得到的亮度 数据发送到存储 区存储。在 D P S 需要读取状态和图像数据时, 产生必要的逻辑控制和时序 , 将数据从存 储区读取并发送给 D P S 。在 D P S 写图像采集板的状态寄存器时, 将状态信息存储到相应控制寄存器。
基于DSP的图像采集系统
基于DSP的图像采集系统作者:毕卫红王娟来源:《现代电子技术》2008年第02期摘要:介绍一种基于复杂可编程逻辑器件(CPLD)和数字信号处理器(DSP)的图像采集系统。
系统采用增强型视频输入处理芯片SAA7111A完成视频信号的A/D转换,利用CPLD实现对视频前端译码后的视频数据的存储,以及完成前端采集与后端处理协调工作的方案。
按照该方法制作的系统,经过实验验证效果良好。
关键词:DSP;CPLD;图像采集;中图分类号:TN911.73 文献标识码:B 文章编号:1004-373X(2008)02-010-(College of Information Science and Engineering,YanshanAbstract:This paper introduced an image collection system based on CPLD and DSP.The system uses enhanced video input processor SAA7111A to accomplish A/D conversion of video signal,and uses CPLD to accomplish the video data′s saving and the project which makes the collection part and the processing part work in phase.A system has been made according to thisKeywords:1 引言随着现代电子技术和多媒体技术的发展,图像采集和处理技术得到了广泛的应用。
DSP芯片具有体积小,处理速度快,使用灵活方便等特点。
基于DSP的图像采集处理系统能较好地满足处理的快速性和小型化便携式的要求。
本文设计了一套基于TI公司TMS320VC5416DSP 芯片的图像采集系统。
基于DSP/BIOS的视频图像采集处理平台软件设计
在 图像 采集 处 理 系统 的设 计 过程 中采用 了 T I开 发
在 C C S中集 成 的 实 时 操 作 系 统 D S P / B I O S。 B I O S是 一 个 可 扩 充 、 可裁 剪 的 R T O S, 主 要 可 以 分 成 分 片 实 时 内核 、实时 评 测 工具 ( R T D X)和 芯 片 自 带 库
这 时不能 对 S WI 、 T S K等线 程操 作 , 因为还 没启 动 B I O S , 仍 没有起 用调 度组 件 , 调用 B I O S _ s t a r t 完 成对 B I O S的 启 动就 可进 入 I D L _ l o o p空 闲 循 环 ,等 待 HWI 、 S WI 、 T S K 等
软 件 设 计 。T MS 3 2 0 C 5 4 0 2作 为 控 制 器 , 主 要 负 责 人 机 交
线程 的就 绪_ 4 ] 。
本 系统 硬件 中 断( HWI ) 有两 个 : 一是 D M6 4 3 7和 C 5 4 0 2 通 信 过 程 所 用 的 Mc B S P,键 盘 数 据 读 入 时 触 发 中 断 ; 另
时视 频 图像信 息的 获取对 于 系统分 析数 据 至关 重要 , 而
且视 频 图像数 据流 量大 , 带 宽 要 求 高 。 嵌 入 式 实 时 处 理
系 统具有 实 时性高 、 体 积小 、 成本 低 、 算 法 移 植 简 单 等 特 点 …。这 类 嵌 入 式 实 时 图 像 处 理 系 统 以 D S P作 为 处 理 器
一
互 界 面 的控 制 ,它 与 T MS 3 2 0 D M6 4 3 7通 过 多 通 道 缓 冲 串
口 通 信 ,控 制 器 主 要 对 键 盘 数 据 的 读 人 和 L C D 数 据 的 输 出 。 同时 系 统 还 添 加 了 远 程 控 制 模 块 ,通 过 P C发 送
基于DSP的数字图像获取和处理系统
了外 部高 速 大容 量 帧存储 器 , 将采 集 或处 理后 的视 并 频 数 据输 入到 P C机 供保 存或 分 析 ,同时 利用 逻辑 互 联 模 块 完 成 系统 各 部 分 的有缝 接 口的接 口逻 辑 和 控
制 逻辑 。系统 总体 框 图如 图 1 示 。 所
行读 写 。 IO也 可 以 同时进行 读 写操 作 。 系统 需要 FF 本
据 处理 操作 都是 基 于帧 来进 行 的 , 以本 系统 中配置 所
输入 读 写 时钟 ,将 同步 FF 的读 写 操作 同步 到输 入 IO
20 0 7年 第 1期 ( 总第 2 ) 0 5期
维普资讯
在 诸 如视 频 监 控 系统 、P电话 、 oP 数 码 相 机 、 携 I V I、 便
图 1 系统 总 体 设 计 框 图
式 流媒 体 设 备 、机顶 盒 等 领 域得 到越 来 越 广 泛 的应 用 。 入 式视频 图像 的获取 和处 理技 术也 成 为 目前 研 嵌 究 的 热 点 领 域 。 本 文 介 绍 的 就 是 一 种 基 于 T 3 0 6 l 的数 字 图像 获取 和处 理系 统 。 MS 2 C 7 l
固
匿 圈
TM¥ 2 C 71 306 1
数字 图像 具有 两个 突 出 的特 点 ,一是 数 据 量大 , 二是 对 处 理速 度 要 求 高 。随 着 半 导 体 技术 的 飞速 发 展 , L I 术 的不 断 提 高 , VS技 电子元 器 件 的性 能 不 断被 推 向新 的高 峰 , 而 使嵌 入 式实 时 视频 图像 处 理 技术 从
3 硬 件 系统 设 计
本 系统 中 D P选 用 T 3 0 6 1 芯 片 ;视 频 解 S MS 2 C 7 l
基于DSP的最小图像采集处理系统设计
_ 臣 基于 D P的最小 图像采集处理系统设计 S
■ 北 京 航 空 航 天 大 学 戴 春 雷 张 海
关键词
DS 嵌 入 式 系统 图像 采 集 图像 处 理 P
4个 CE 宅 问 , 巾 CE 其 0被 配 置 为 1 6位 同 步 空 , 接
p e ms to. ( 稿 用 a r eec e 投 专 ) p@ n. r n n
Mcc t1s meJ sm 1 i (r1 &E {( S t s r ) 。e 。n r ) e ye dd 9
维普资讯
l l 。
0 A 0 0 0 0。 x 0 0 0
据和 同步信号将 逐渐稳定 。Y通道 和 u/ v通道在分 别经
过 7 HC 4 4 2 4总 线 缓 冲 器 之 后 接 入 E I M F低 1 6位 数 据 总 线 。C 2 与 地 址 线 E 2 、 A 1 经 过 译 码 产 生 2 片 E A0 E 2
DSp OV7 2 60
Y通 道
外部 存 储 器 接 口 E F E tra Me oyItr c ) 括 MI ( xen l m r nef e 包 a
UV通 道 /
M
28 0 1 62
H V 2 ・ C O V 7X E 5
l
E 2 MC IE F  ̄
a I pO 叫
l ,P.., 一 -..1 l 同步和 I
磐
峨 l| |t l l| l I | l 2 l t l|
i ! REF Daa S th { f H ( — t— wi ) c
— |
/ *HR FG I 7水 平参 考 中 断 */ E PO
7 HC 4 4 24的 选 通 信 号 , 时 O 7 2 的 读 地 址 为 此 V 60
基于DSP和FPGA的图像处理系统设计本科毕业设计
中文题目:基于DSP和FPGA的图像处理系统设计外文题目:IMAGE PROCESSING SYSTEM DESIGN BASED ON DSP AND FPGA摘要本文研究了以TI高性能DSP为核心处理器的视频实时图像处理系统的设计原理与组成,并基于DSP + FPGA架构实现了视频图像处理系统。
本图像处理系统主要由图像采集电路、图像处理电路、显示电路以及系统软件组成。
首先经过CCD图像传感器采集复合视频信号,经过视频A/D处理器(SAA7115)转换成8 bit的数字信号,通过DMA方式存放在双口RAM中,该处理器同时还输出像素时钟信号(PCLK),场同步(CS)、行同步(HS)、奇偶场(OE)、复合消隐信号(BLANK)。
数字信号处理器DSP(TMS320VC5501)是本处理器的核心部分,其功能是完成整个系统的图像预处理以及数据流存储时序控制等功能。
经过DSP处理后输出8 bit的数字视频信号以及像素时钟信号(PCLK)、场同步(CS)、行同步(HS),一起送FPGA产生视频信号的时序逻辑,然后送视频D/A处理器(SAA7105H ),最后通过VGA视频接口输出。
静态双口RAM用于存储图像数据的,图像数据的读写控制时序通过DSP来实现。
视频D/A 处理器(SAA7105H)将FPGA输出的数字视频信号、像素时钟、行场同步信号合成为彩色全电视信号然后通过VGA输出。
该视频图像处理系统可以实现实时的数据视频信号的采集、处理及显示,可以应用于视频处理的相关领域。
关键字:DSP;FPGA;图像处理;电路设计;系统软件AbstractThis paper studies the system design principle and composition the of TI high performance DSP core processor for real-time video image processing , and it can achieve video image processing system based on the architecture of DSP and FPGA. The image processing system is composed of image acquisition circuit, image processing circuit, display circuit and system software.After the first CCD image sensor collect the composite video signal, the video A/D processor (SAA7115) is converted into a digital signal of 8 bit, which is stored in dual-port RAM through DMA, the processor also outputs pixel clock signal (PCLK), field synchronization(CS), synchronous (HS), parity field (OE), composite blanking signal (BLANK).DSP digital signal processor (TMS320VC5501) is the core part of this processor, its function is to complete the whole system of image preprocessing and the sequence of data storage control . After DSP treatment, the output of the 8 bit digital video signal and a pixel clock signal (PCLK). The field synchronization (CS), synchronous (HS), which is send to FPGA for producing video signals, then transmitted to the video processor D/A (SAA7105), the final output through a VGA video. Static double port RAM is used to store the image data, the timing control of image data read and writed is realized by DSP. Video D/A processor (SAA7105) compose output digital video signal, a pixel clock and field synchronization signal of FPGA into color TV signal and then output by VGA.The video image processing system can achieve real-time data of the video signal acquisition, processing and display, which can be applied for video processing related fields.Keywords:DSP;FPGA;image processing ;circuit design ;system software目录0 前言 (1)1 绪论 (2)1.1 课题的提出及研究的背景 (2)1.2 研究的目的和意义 (2)1.3 课题研究的主要内容及重点 (3)2 系统总体设计方案 (5)2.1 系统硬件原理框图设计 (5)2.2 系统主要工作模块划分及工作流程 (5)2.2.1 模块划分 (5)2.2.2 系统工作流程 (6)3 图像采集电路设计 (8)3.1 数字图像基础知识 (8)3.1.1 彩色图像空间模型的空间变换 (8)3.2 数字图像传感器V220 (9)3.3 视频解码器SAA7115及I2C控制电路 (10)3.3.1 I2C控制电路 (11)3.3.2 采集解码电路 (11)4 DSP和FPGA为核心的电路设计 (13)4.1 可编程逻辑器件FPGA及DSP处理器概述 (13)4.2 DSP外围电路设计 (14)4.2.1 DSP外部数据存储器和外部程序存储器设计 (15)4.2.2 DSP时钟电路设计 (17)4.2.3 UART接口设计 (18)4.3 以FPGA为核心的电路设计 (20)4.3.1 XC3S100E-4TQ144C管脚功能特性 (21)4.3.2 FPGA外围电路设计 (21)5 系统软件设计 (26)5.1 软件实现的总体方案 (26)5.2 DSP外部数据和程序存储器的读写时序 (28)5.3 DSP内部时钟电路配置 (31)5.4 UART初始化程序设计 (33)5.5 DSP中的I2C模块配置 (34)5.6 FPGA(XC3S100E-4TQ144C)配置模式 (36)6结论 (38)致谢 (39)参考文献 (40)附录A译文 (41)附录B外文文献 (47)附录C电源电路 (54)附录D复位电路 (56)XX大学毕业设计(论文)0 前言视频图像处理[1]作为一种重要的现代技术,己经在通信、航天航空、遥感、遥测、生物医学、军事、信息安全等领域得到广泛的应用,视频图像处理实现技术对相关领域的发展具有深远意义。
基于Blackfin DSP的图像数据采集设计
关键 词 :P l 口 D av 6 0芯 片 D P C B P接 MA 95 S S C
1 引言
具有图像处理 功能的消费类 电子产 品以及相 关产 业正 在 飞 速 发 展。 由 于 体 积 , 耗 和 价 格 等 原 因 , 功 C S图像采集 芯得 到 了广泛 的应 用, 很 多设 备 中 MO 在 都取 代了 C D芯 片。市场 上 常用 的 图像 数 据 采集 系 C
器工作状态 , 包括 自动曝光控 制 ( E ) 自动增益控 制 AC 、
(G 、 A C) 自动白平衡 ( WB 、 口大 小设定 、 A )窗 帧速 率设 定 、 出格式选择等参数 。 输
0 95 ’ V 6 0芯片的基本 参数为பைடு நூலகம்:
( )图像尺寸 , 1 像素尺寸。 ( )像 素阵列 : o 12 (X A) 2 1 oX 0 8 S G 。 3 ( )最大帧速 率 :X A时能达到 1fs 3 SG 5p 。 ( )信噪 比( / ai) 4 d 。 4 SNRt > 0 B o ( )核心 电压 , O工作 电压 2 5 。 5 I / .V
像 传感器 , 具有 高 灵敏 度采 光 , 功耗 电源 供 电等特 低
点, 可输 出 R B Y V和 Y b r 多种格 式 , 以通过 G ,U CC 等 可
串行视频 控 制总线 ( C B 进 行控 制 C S图像 传 感 SC ) MO
维普资讯
维普资讯
20 年 第 l 期 08
计 算 机 系 统 应 用
基 于 B ki S c f D 图像 数 据 采 集 设 计 l a n P的
Th s g fCo lc i g I a e Da a B s d On Blc fn DSP e De i n o l tn m g t a e a k i e
基于DSPC64x的视频图像采集与处理系统
越 来越 广泛 。考虑 到 D P易 于满足 图像 处理 中运算 量大 、 时性强 、 S 实 数据 传输 速率 高 等要求 , 文设 计 本
一
种 以 DM6 2为核 心处 理器 的 图像 采集 与处理 系统 。 系统 可有效 利用 DS 4 该 P优势 , 加上 图像处 理 的算
法, 即可满 足水 天线 实 时 图像采 集 、 码 、 编 解码 等方 面 的需 要 。系统 采 用现 场可 编 辑逻 辑 门阵 列 F GA P 进 行接 口设 计 , 码/ 编 解码 的实现 采用专 用芯 片 S AA7 O / AA7 1 , 而 提高 了系统 的运行 效率 。 15S 15从 ]
生 器里 面有八 个辅 助 寄存 器 和两个 辅 助寄存 器算术 单元 ( AU) AR 。
3 基 于 DS C6 x的视 频 图像 采 集 与 处 理 系统 的硬 件 平 台 P 4
视频 图像 采 集与 处理 系统 主要 是完 成 图像数 据 采集 / 回放 、 压缩 / 压 , 解 图像 处理 , 以及 与 计算 机 接 口之 间的双 向通讯 。 照这个 设计 目标 , 8 b s比特率 的 图像 数据 、 长为 1 ms的情况 下 , 少需 要 按 在 k/ 帧 0 最 2 MI S的运算 量 。因为 8 个 样值 是 0 P 0
T MX MD6 2 B A5 8封装 ; 4 ,G 4 工作 电压 :/ 为 3 3 核 电压 为 1 4 内部工作 时 钟为 6 0 I0 . V, . V; 0 MHz
( . 7 s ; 算 能 力 :. 16n )计 4 8亿 条 指 令 每秒 ; 部 总线 时 钟 : 0 MH ; D 外 1 0 z S RAM MI ON E F为 4 ×6 bt ; M 4i s
基于DSP和CPLD的视频图像采集处理的设计与实现
化 。 系统设 计 是 有 效 和 可 行 的 。
关 键词 : 频信 号 采 集 ; 视 图像 处理 ; TMS 2 V 4 6处 理 器 ; 编 程 逻 辑 器 件 ; 频 解码 芯 片 TV 5 5 3 O C5 1 可 视 P 1O 中 图分 类 号 : TN9 1 T 3 1 1 ; P 9 文 献标 识 码 : A
p o e sn .Fi a l r c s ig nl y,t e v d o i g c u sto h i e ma e a q i i n,s o a e a d t a s s i n,e g e e t n a d i t r g n r n miso d ed tc i n o
pr g a m a l og c d vc o rm b e l i e ie,a d g t lsg lp oc s o i ia i na r e s r,a t rde c s The p i i e a h nd o he vie . rncpl nd t e
De i n a a i a i n o de m a e Ac uiii n a s g nd Re lz to f Vi o I g q s to nd Pr c s i g Ba e n DS a o e s n s d o P nd CPLD
Zh u C a g i o h n l n,Ch n n a g Qigme ,Ja i o g i in L h n
基于DSP和FPGA的实时图像采集处理系统的设计
Ab s t r a c t :T h i s p a p e r p r e s e n t s a r e a l - t i me e mb e d d e d p l a t f o r m f o r i ma g e a c q u i s i t i o n a n d p r o c e s s i n g ,w h i c h i s b a s e d o n DS P,
ma g e Pr o c e s s i n g an d Mu l t i me di a Te c h n ol og y
基于 D S P和 F P G A的实时图像采集处理系统 的设计 水
戴 权 , 杨应 平 ’ , 贾信 庭 , 陈 梦 苇 , 李志强
( 1 . 武 汉理 工 大 学 理 学 院 , 湖北 武 汉 4 3 0 0 7 0;
F P GA a n d ARM9,f o r t h e r e q u i r e me n t s a b o u t h i g h - s p e e d a n d p o r t a b i l i t y .T h e d e s i g n ma i n u s e s S o P C o f F P GA t o c u s t o mi z e N i o s l I
( 1 . S c h o o l o f S c i e n c e, Wu h a n Un i v e r s i t y o f T e c h n o l o g y, Wu h a n 4 3 0 0 7 0, C h i n a; 2 . S c h o o l o f I n f o r ma t i o n En g i n e e r i n g, Wu h a u Un i v e r s i t y o f T e c h n o l o y , g Wu h a n 4 3 0 0 7 0, C h i n a )
基于DSP和CPLD的掌纹图像采集系统设计
基于 D S P和 C P L D 的掌纹图像采集 系统设计
温 贺 平 ,戴 青 云 ( 1 .东 莞 职 业 技 术 学 院 教 育 技 术 中 心 ,广 东 东 莞 5 2 3 8 0 8 ; 2 .广 东 工 业 大 学 信 息 工 程 学 院 ,广 东 广 州 5 1 0 0 9 0 )
( 1 .E d u c a t i o n T e c h n o l o g y C e n t e r ,Do n g g u a n P o l y t e c h n i c ,D o n g g u a n 5 2 3 8 0 8 ,Ch i n y o f I n f o r m a t i o n E n g e e r i n g ,G u a n g d o n g U n i v e r s i t y o f T e c h n o l o g y , G u a n g z h o u 5 1 0 0 9 0 , C h i n a )
时、 高性 能 的 掌纹 采 集 系统 。 实践 证 明 , 该 图像 采 集 系统 运 行 稳 定 、 可靠 , 具 有 一 定 的 应 用推 广性 和 参 考 价值 。
关 键 词 :掌 纹 ; 图 像 采 集 ;D S P ;C P L D
中 图 分 类 号 :T P 3 9 1 , T P 9 1 1 . 7 3 文 献 标 识 码 :A 文 章 编 号 :1 6 7 4 — 7 7 2 0 ( 2 0 1 3 ) 2 0 — 0 0 4 2 — 0 2
摘 要 :针 对 掌 纹 识 别 系 统 中 的 图 像 采 集 问题 , 提 出 了一 种基 于 D S P和 C P L D 的 掌 纹 图像 采 集 系 统 的设 计 方 法 。将 D S P的 特 殊设 计 结构 作 为 算 法 处理 核 心 , 对 掌 纹 图像 进 行 采 集 、 存 储 和 处 理 。 采 用 O V 7 6 2 0作 为 掌 纹 传 感 器 ,并 利 用 C P L D 完成 D S P与 O V 7 6 2 0之 间 的 逻 辑 信 号 转 换 , 设 计 出 了 一 套 实
基于DSP的DMA嵌入式图像采集系统设计
言
在图像采集系统中 需选用高速 数据存储 器
处理技术得到了 越来越广 泛的应用。由于 D SP 和 CPLD 芯片具有体积小、 处理速度快、 使用方便 灵活的特点, 已被广泛应用于对处理速度和实时 性要求较高的嵌入式场合。笔者以 D SP 为主 处 理器, 由 CPLD 产生所需的时序和各种逻辑组合, 对采集的图像信号进行处理, 再配以图像解码芯
在图像信号采集系统中, 核心器件为 PA L 制 式的 CCD 摄像头, 视频解码芯片, 高速大容量的 SR A M 和可编程逻辑器件 ( CPLD ) 。
CCD 摄像头输出的是 � PA L 制式的模拟信号, 择。笔者选用 TI 公司的 TM S3 20 C5 416 , 该芯片 通过解码芯片对其进行解码, 变成可编程的数字 � � 的指令周期为 6 . 25 , 且片内采用并行的流水线 信号。由于采用一路模拟输入, 系统选用 PHI L指 令 处 理 方 式, 速 度 上 完 全 可 以 达 到 要 求。 I PS 公司的 SA A7 � � 111 作为解码芯片, � � � 将 PA L 制式 TM S3 20 C5 416片 内集 成了 8 块 8 16 的 的模拟视频信号转换为 � � � U 422 格式的数字图像 SA R AM 和 8 块 8 16 的 DAR AM , 片上数据 信号输出。 系统中由可编程逻辑器件实现图像采集的时 序控制, 因此要求可编程逻辑器件实时性好、 执行 存储容量高达 128 字, 在本系统的设计中有足够 的片内数据空间来存储采集到的图像数据, 特别 是该芯片片上集成了 6个 D M A 通道, 为系统采用
[1] 片一起组成图像采集与处理系统 � � 。 间为 4 M , 存取速度最慢为 15 , 满足了系统 的要求。
基于DSP的图像采集与处理的硬件设计
作 电 压 是28 V 采 用A S l- . 5 .5, M l7 28 的线 l 急压电 源 变换 芯片 , l v 蜩 ; 5  ̄
它 很 多消 费者 产品 和工 业应 用 的 明智 选 择 。
此部 分 模块 包 括 时钟 振 荡模 块 、 内存 扩 展 模 块、 T 6 真 模 J A仿
D P 术 已成 为人 们 日益 关 注 的 并 得 到 迅 速 发 展 的 前 沿 技 S技 术 。而 基 于 D P 图 像 处 理 设 计 简 便 、 活 , 合 于 新 型 产 品 的 S的 灵 适
研 究 开发 。 设 计 结 合 以 上 发 展 现 状 分 析 , 定 采 用 通 用D P 本 决 S 芯 片 来 设 计 图 像 处 理 系统 的硬 件 部分 。 论 文 主 要 研 究 以低 端 嵌 该 入 式微 处 理 器 T S 2 L 2 0 A 核 心 的图 像 采 集 处 理 系 统 的 硬 M 3 0 F 4 7为
T S 2 L 2 0A =I 司 2 0 年 7 M 30 F 4 7 ̄T公 0 2 月新 推 出 的 L 2 0 系 列 芯 F4x
压 器 的 输 出 电 压 以便 检 测 稳 压 的输 出 电 压 的 欠 压 状态 。 果 出 如 为 低 电平。 出现 欠 情况 的期 间 内, E E { 号 保 持 在低 电 平。 在 RS T g
一
该 方 案 具 有 性价 比 高 , 实用 性 强等 优 点 , 可 广 泛 应 用 于基 于低 端 嵌 入 式 图像 采 集处 理 的 系统 中 ,可 以直 观 地 监 测控 制 对 象 。该 方 案 还 可 以 进 步 实现 许 多扩 展 功 能 ,如 电机 控 制 、机 器 :数 字 图像 处 理
基于DSP成像系统的视频图像采集部分的实现
A b t ac I i agi y e . s r t:n m ng s st m FPG A s us d a ai o c uni and DSP ont ol o r alz t i e s a m n l gi t. C r t e ie he dat q ston a ac ui ii
i e a l s c s c n t u to fa q ito a t c n r l o i o n d t i . u h a o s r c i n o c u s i n p r . o t o g c fFPGA n P c n r l n nt r p e p n Th l a d DS o t o d i e u t r s o d. e a a v n a e o hi m e h d i u c i n i t g a i n. i p e r a i i g a d e s o m o iy d a t g ft s t o s f n to n e r to sm l e lzn n a y t d f .
f r b a k wh t i e i n 1 I h s p p r,h rn i a f i g n y t m s i t o u e Thr e p r s i x o n e o l c — ie v d o s g a . n t i a e t e p i cp l o ma i g s s e i n r d c d. e a t s e p u d d
关 键 词 : 据 采 集 ; P; P 数 DS F GA 中图分 类号 : 文 献标 识码 : A
D a a Ac t qui i i n f r V i o I a n I a i s e s d o SP s t o o de m ge o m g ng Sy t m Ba e n D
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第12卷第1期安徽水利水电职业技术学院学报Vol.12No.12012年3月JOURNAL OF ANHUI TECHNICAL COLLEGE OF WATER RESOURCES AND HYDROELECTRIC POWERMar.2012基于DSP的视频图像采集系统设计孙 亮, 桂 林(河南工业职业技术学院,河南南阳 473009)摘 要:文章提出了一种基于DSP的电视信号采集系统。
该系统采用TMS320LF2407DSP、高速模数转换器TCL5510和视频同步分离芯片LM1881,实现了视频图像的实时采集。
关键词:图像采集;DSP;A/D转换器DOI:10.3969/j.issn.1671-6221.2012.01.000中图分类号:TN911.73 文献标识码:A 文章编号:1671-6221(2012)01-0047-02Design of data acquisition system for video imageacquisition based on DSPSUN Liang, GUI Lin(Henan Technical and Vacational College of Industry,Nanyang 473009,China)Abstract:This paper presents one kind of television signal acquisition systems based on DSP.The sys-tem uses TMS320LF2407DSP and high-speed A/D converter TCL5510and video sync separatorLM1881and achieves real-time video image acquisition.Key words:image acquisition;Digital Signal Processor;Analog to Digital Converter目前模拟信号的采集多采用计算机插卡式A/D板或以单片机(如51,96系列)为处理器的A/D系统;视频图像信号多采用计算机图像卡采集。
这些方法仅适用于慢速、信号通道少、类型单一且相互关系简单的场合。
如果要多信道同时实时采集高速模拟视频信号,用这些方法难以实现。
本文以TI公司的TMS320LF2407DSP为例,介绍基于数字信号处理器(DSP)的高速、高精度的视频信号实时采集电路和方法。
1 硬件构成及原理视频采集系统利用LF2407DSP芯片速度快的特点,控制高速A/D芯片TLC5510转换器将摄像头采集的图像采集下来,再利用其数据处理和通信功能,对数据进行传输。
同步分离芯片LM1881芯片将视频信号中的复合同步、场同步信号分离出来供LF2407DSP采集图像的控制。
1.1 视频同步分离电路从CCD摄像头出来的是视频信号不能直接进行A/D转换。
视频信号中除图像信号外还有场同步 收稿日期:2011-11-03;修回日期:2011-11-20作者简介:孙 亮(1982-),男,河南南阳人,教师,从事机械设计教学与研究。
信号、场消隐信号、行同步信号、行消隐信号以及槽脉冲等信号,因此,若要对视频信号进行采集,就必须准确把握各种信号间的逻辑关系。
摄像头输出的是图像信号,同步信号,行、场消隐信号这3种信号组合起来形成的黑白全电视信号。
我国电视行业规定:行频为15625Hz,行同步脉宽为4.7μs;场频为50Hz,场同步脉宽为2.5×1/15625=160μs。
在该方案中,使用专用芯片LM1881将行、场同步脉冲分离出来。
LM1881是针对视频信号的同步分离芯片,可以直接对电视信号进行同步分离,准确的获得所需的视频图像信号。
LM1881能接收PAL制、NTSC制和SECAM制的全电视信号,输出复合同步信号、场同步信号、奇偶场信号。
LM1881是正极性图像信号输入、TTL电平输出,从而简化了电路。
1.2 AD转换器A/D转换器采用TI公司的TLC5510芯片。
它是一种采用COMS工艺制造的8位高阻抗并行A/D芯片,能提供的最小采样率为20MSPS。
由于TLC5510采用了半闪速结构及COMS工艺,因而大大减少了器件中比较器的数量,而且在高速转换的同时能够保持较低的功耗。
在推荐工作条件下,TLC5510的功耗仅为130mW。
由于TLC5510不仅具有高速的A/D转换功能,而且还带有内部采样保持电路,从而大大简化了外围电路的设计;同时,由于其内部带有了标准分压电阻,因而可以从+5V的电源获得2V满刻度的转换范围。
TLC5510有1个转换时钟输入端CLK和1个片选端OE。
CLK的下降沿启动A/D转换,1次A/D转换需要2.5个CLK周期,即第N个CLK的下降沿启动A/D转换后,要等第N+2个CLK的上升沿出现时,第1个A/D转换数据才会准备好。
当片选信号OE为低电平时,A/D转换数据输出到外部数据总线上,供DSP读取。
2 系统软件编程2.1 LF2407采集程序按照PAL制式,在电视信号中,正程期间传送图像信号,逆程期间不传送图像信号。
因此,若不采取措施,在逆程期间的扫描就会在屏幕上产生回扫线,从而对正程图像造成干扰,影响图像的清晰度。
复合消隐脉冲的作用就是在行、场逆程期间使显示截止,使其不干扰正程的图像信号。
复合消隐脉冲包括行消隐脉冲和场消隐脉冲。
行消隐脉冲每行1个,重复周期64us,宽度为12us;场消隐脉冲每场1个,重复周期20ms,宽度为1612us;复合消隐脉冲其相对电平为75%,相当于图像信号黑电平,复合消隐脉冲重复周期为40ms。
图像采集由LF2407运行采集程序完成。
采集程序由主程序和场、行两个中断服务子程序组成。
主程序完成LF2407初始化后即空转等待场中断信号。
由场同步信号作为场中断请求信号加到LF2407的INT1引脚上。
程序转入场中断子程序,在用软件完成从场同步后沿到场正程的计时,并在行中断后返回主程序等待行中断。
由行同步信号作为行中断请求信号加到LF2407的INT2引脚。
程序转入行个断子程序,先设置行计数辅助寄存器,在用软件完成由行同步后沿到行正程的计时后,开始运行指令从LF2407中读取像素值。
待1行像素取完后,返回主程序,等待第2行的中断信号的到来。
如此循环,完成1场像素的采集。
2.2 微机与DSP之间的串行通信微机与DSP之间采用RS232串口通讯协议进行串口通讯,使用VC++6.0开发串行通信程序,通常采用的方法如下:①利用Windows API通信函数;②利用VC的标准通信函数-inp、-inpw、-inpd、-outp等直接对串口进行操作;③使用Microsoft Visual C++中一个名叫Microsoft CommnicationControl(简称MSComm)的通讯控件;④利用第3方编写的通信类。
(下转第73页)84 安徽水利水电职业技术学院学报 第12卷所需的知识、技能、核心能力和态度,并融入国家职业标准,确立课程模块的细节;构建以生产流程为导向的理论、实践一体化课程体系。
在与地方企业合作办学过程中,引入生产项目,真实演练,校企互动,教师以工人师傅、生产调度员、技术员、车间主任等身份参与实训教学与管理,学生以企业员工、徒弟身份参与生产过程;在着重培养学生职业能力的同时,注重培养学生职业素质,增强学生责任感以及团队精神。
这种师生的双重身份及其教学效果是其他教学方法无法比拟的。
3 结束语对于以工科为主的高职院校,机械专业基础课程群教学体系建设是其重要的基础建设之一。
当前,很多院校的课程群建设还处在起步阶段,课程群建设的概念、内容、方法及体系构建没有统一的标准,一定程度上影响了课程群建设的质量。
为此我们以机械设计与制造专业的相关课程和课程群建设为切入点进行了机械专业基础课程群课程体系建设的实践,以期能对加快职业教育的发展起到抛砖引玉的作用。
[参 考 文 献][1] 赵志群.职业教育工学结合一体化课程开发指南[M].北京:清华大学出版社2009.[2] 姜大源.世界职业教育课程改革的基本走势及其启示[J].中国职业技术教育,2008,(27):7-13.[3] 许中明,罗勇武.以能力为本位构建高职机械专业基础课程群教学体系[J].职教论坛,2010,(3):53-56.[4] 王明海.高职院校职业教育学习领域课程学习情境的设计研究[J].教育与职业,2008,(36):121-123.(责任编辑 胡 进)(上接第48页)MSComm是Microsoft公司提供的简化Windows下串行通信编程的ActiveX控件,它封装了串口的所有功能,为应用程序提供了通过串行接口收发数据的简便方法。
只要通过对此控件的属性和事件进行相应编程操作,就可以轻松地实现串口通讯,使用方便,本系统中采用第3种方法实现微机与DSP之间串口通讯。
3 结束语本系统经过运行检验,可靠性高,易于实现,能够满足视频信号的高速采集,为后续的数字图像处理提供了基础,具有广泛的应用前景。
[参 考 文 献][1] 何苏勤,王忠勇.TMS320C2000系列DSP原理及实用技术[M].北京:电子工业出版社,2006.[2] 肖 亮,沈建军,李 飚,等.基于CPLD的黑白全电视信号采集系统[J].微处理机,1999,(4):21-25.[3] 徐守堂,杨志民,徐大诚.电视接收技术[M].西安:西安电子科技大学出版社,1996.(责任编辑 胡 进)37第1期 贾 芸,等:高职机械专业基础课程群教学体系开发的探索。