期末复习 第4章.存储子系统

计算机网络
【例4-2】某半导体存储器容量4K×8b。其中固 某半导体存储器容量 × 。 ，选用 芯片2716（2K ×8b）； （ ） 化区2KB，选用EPROM芯片 化区 芯片 工作区2KB，选用 芯片2114（ 1K ×4b）。 工作区 ，选用RAM芯片 芯片 （ ） 地址总线A ），双向数据总线 双向数据总线D 地址总线 15~A0（低），双向数据总线 7~D0（低）， 写信号线R/W。 读/写信号线 。 4K×8b ×
1.总容量: 字数×位数 总容量: 字数×
字数:可编址的单元数。 位数:每个编址单元的位数。
2.扩展问题:
每片容量<总容量
1 存储器容量的扩充
当一片存储器芯片的容量不能满足系统要求时， 当一片存储器芯片的容量不能满足系统要求时 ， 需多片组合以扩充位数或单元数。 需多片组合以扩充位数或单元数 。 这就是所谓的存 储器容量扩充。存储器扩展有以下三种方法。 储器容量扩充。存储器扩展有以下三种方法。 •字 （ 串联 ） 扩充 ： 扩充存储器的存储单元 ， 如果把 串联）扩充：扩充存储器的存储单元， 存储器视为一个矩阵，这字扩充就是行扩充。 存储器视为一个矩阵，这字扩充就是行扩充。 •位 （ 并联 ） 扩充 ： 扩充存储器的一个单元的位数 ， 并联）扩充：扩充存储器的一个单元的位数， 也就是矩阵的列扩充。 也就是矩阵的列扩充。 •位和字同时（串并联）扩充 位和字同时（串并联）
② 地址译码电路
单译码结构： 也叫字结构， 单译码结构 ： 也叫字结构 ， 只用一个译码 0 器 ， 译码输出的字选择线直接选中地址所 0 存储单元 1 表示的存储单元； 表示的存储单元； A2 行 1 双译码结构：又称重合译码， 双译码结构：又称重合译码，用2个译码器 个译码器 A1 译 64个单元 个单元 译 分别译码， 向选中矩阵中行存储单元 向选中矩阵中行存储单元， 分别译码 ，X向选中矩阵中行存储单元，Y A0 码 码 7 向选中矩阵中列存储单元，只有XY向同时 向选中矩阵中列存储单元 ， 只有 向同时 器 64个单元 个单元 选中的存储单元才能进行读/写操作 写操作。 选中的存储单元才能进行读 写操作。 0 1 7
行/列地址 地址 RAS R/ W
CPU
Clock
存储 器控 制单 元
CAS R/ W CS Clock
存 储 器
数据
4.3.5 动态存储器的刷新
DRAM依靠电容存储电荷来暂存信息，电荷会逐渐泄漏， DRAM依靠电容存储电荷来暂存信息，电荷会逐渐泄漏， 所以要定时刷新（对原存信息为1 所以要定时刷新（对原存信息为1的电容补充电荷）。 1.最大刷新周期：全部刷新一遍所允许的最大时间间隔。 1.最大刷新周期 目前的DRAM 目前的DRAM芯片需在2ms内全部刷新一遍，否则可能丢 DRAM芯片需在2ms内全部刷新一遍，否则可能丢 失信息，所以最大刷新周期为2ms。 失信息，所以最大刷新周期为2ms。 2.一个刷新周期：DRAM芯片是按行刷新的，刷新一行所 2.一个刷新周期 DRAM芯片是按行刷新的，刷新一行所 一个刷新周期： 需的时间。 对整个存储器来说，各存储器芯片可以同时刷新。 例：某存储器由多块DRAM芯片组成，其中容量最大的 例：某存储器由多块DRAM芯片组成，其中容量最大的 一种芯片是128行，则在2ms中至少安排128个 一种芯片是128行，则在2ms中至少安排128个刷新周期。
计算机网络
4.3 主存储器组成
存储器扩展有以下三种方法
字（串联）扩展 串联）
指用多个存储器器件对字数进行扩充。编址单元数 字数 字数)增 指用多个存储器器件对字数进行扩充。编址单元数(字数 增 而每个编址单元的位数不变。一般方法： 加，而每个编址单元的位数不变。一般方法： （1）在给定的芯片中选择合适的芯片，并确定使用数量； ）在给定的芯片中选择合适的芯片，并确定使用数量； （2）连线方式： ）连线方式： 高位地址经译码产生若干片选信号，分送各芯片； 高位地址经译码产生若干片选信号，分送各芯片； 低位地址直接送往各芯片，选择片内的某个单元； 低位地址直接送往各芯片，选择片内的某个单元； 各芯片的数据线，按位并联于数据总线。 各芯片的数据线，按位并联于数据总线。
计算机网络
2．字（串联）扩充 串联） 8K× 位芯片6264构成 构成32K× 位的存储芯片组： 用4片8K×8位芯片6264构成32K×8位的存储芯片组：
计算机网络
这32K单元的地址范围在4个芯片中的分配如下表所示： 32K单元的地址范围在 个芯片中的分配如下表所示： 单元的地址范围在4
4片存储器内部的地址（A12～A0）都是相同（重复）的， 片存储器内部的地址（ 都是相同（重复） 但增加了A 它们对外的地址就是连续（不重复） 但增加了A14、A13后，它们对外的地址就是连续（不重复） 的了，故称地址线A 实现片内寻址， 的了，故称地址线A12～A0实现片内寻址，A14、A13实现 片间寻址。 片间寻址。
写WR
控制写操作。有效时， 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线
2 半导体存储器芯片的结构
① 存储体 存储器芯片的主要部分， 存储器芯片的主要部分，用来存储信息 数 地 地 读 ② 地址译码电路 址 址 写 据 存储体 寄 译 电 缓 根据输入的地址编码来选中芯片内某个特定的存储 单元 码 路 冲 DB AB 存 ③ 读/写电路 写电路 包括读写放大器和数据缓冲器，是输入和输出通道。 包括读写放大器和数据缓冲器，是输入和输出通道。 控制电路 ④ 片选和读写控制逻辑
■
选中存储芯片， 选中存储芯片，控制读写操作 RD WR CS
3 随机存取存储器
用来暂时存放中间 结果、数据以及断 电后无需继续保留 的信息 静态RAM 静态 SRAM 2114 SRAM 6264
动态RAM 动态 DRAM 4116 DRAM 2164
4.3 主存储器的组织
主存储器的Байду номын сангаас织涉及四个方面问题
存储器基本逻辑设计，而半导体存储器的逻辑主要 是寻址逻辑，即如何按地址选择芯片与片内单元； 如果采用DRAM，还需考虑动态刷新问题； 所构成的主存如何与CPU连接、匹配； 主存校验，如何保证存取信息的正确性。
4.3.2 主存储器的逻辑设计
设计存储器时 ①存储器的总容量
需明确两个问题 ②所选用的存储芯片的类型、型号、容量
计算机网络
4.3 主存储器组成
存储器扩展有以下三种方法
字位扩展
如果已有芯片m× 若干块 现在要扩展为M× （ 若干块， 如果已有芯片 ×n若干块，现在要扩展为 ×N（设M>m， ， N>n）容量的存储器 ， 则字位扩展共需要 ×n的芯片数量 ） 容量的存储器，则字位扩展共需要m× 的芯片数量 为 ：C= M × N m n 字位扩展的一般方法： 字位扩展的一般方法： 使得“ （ 1） 选择芯片先进行位扩展 ， 扩展成 “ 组 ” ， 使得 “ 组 ” ） 选择芯片先进行位扩展， 扩展成“ 的字长达到要求的字长； 的字长达到要求的字长； 进行字扩展， （ 2） 再用 “ 组 ” 进行字扩展 ， 按照字扩展的方法将字数 ） 再用“ 增加到目标字数。 增加到目标字数。
① 存储体
注意：存储器芯片的存储容量与地址、 注意：存储器芯片的存储容量与地址、 数据线的位数有关： 数据线的位数有关： 芯片的存储容量＝ 芯片的存储容量＝2n×m 存储单元数× ＝存储单元数×存储单元的位数 n： 芯片的地址线根数 ： 芯片的地址线根数 示例 m：芯片的数据线根数 ：芯片的数据线根数
1. 存储矩阵
存储体由若干个存储单元组成。每个存储单元可存放一位二进制信息。 存储体由若干个存储单元组成。每个存储单元可存放一位二进制信息。为了存 取方便，通常将这些存储单元设计成矩阵形式，即若干行和若干列。例如， 取方便，通常将这些存储单元设计成矩阵形式，即若干行和若干列。例如，一 个容量为256× 256个字 每个字4 个字， 的存储器，共有1024个存储单元 个存储单元， 个容量为256×4（256个字，每个字4位）的存储器，共有1024个存储单元，这 些单元可排成如图所示的32行 32列的矩阵 列的矩阵。 些单元可排成如图所示的32行×32列的矩阵。 说 明 ▲ 图中，每行有32 图中，每行有32 个存储单元（ 个存储单元（圆圈 代表存储单元） 代表存储单元） ▲ 每4个存储单元 为一个字， 为一个字，因此每 列可存储8个字， 列可存储8个字，称 个字列。 为8个字列。 ▲ 每根行选择线选 中一行， 中一行，每根列选 择线选中一列。 择线选中一列。 根列选择线Y ▲ 因此，该RAM存储矩阵共需要32根行选择线X0~X31和8根列选择线Y0~Y7。 因此， RAM存储矩阵共需要 根行选择线 存储矩阵共需要32根行选择线X 图 RAM存储矩阵 RAM存储矩阵
① 存储体
存储体是由大量的位存储单元按矩阵方式排列 的组合体。 每个位存储单元只能存储1位二进 的组合体 。 每个位存储单元只能存储 位二进 制信息。 制信息。 存储一个字（每个字由若干位组成，例如4位 存储一个字 （ 每个字由若干位组成 ， 例如 位 、 8位 、 16位等 ） 的容量被称为 个存储单元 。 位等） 个存储单元。 位 位等 的容量被称为1个存储单元 通常信息的读写是以字为单位进行的， 通常信息的读写是以字为单位进行的，每个存 储单元被赋予一个惟一的编号， 储单元被赋予一个惟一的编号，即该单元的地 址。 存储单元的数量与地址线位数有关： 存储单元的数量与地址线位数有关： 2n ＝ N n：地址线位数 ： N：存储单元的数量 ：
存储芯片的连接与扩展
存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线
4.3 主存储器组成
存储器扩展有以下三种方法
位（并联）扩展 并联）
指用多个存储器器件对字长进行扩充。编址单元数 字数 字数)不 指用多个存储器器件对字长进行扩充。编址单元数(字数 不 而每个编址单元的位数增加。一般方法是： 变，而每个编址单元的位数增加。一般方法是： （1）在给定的芯片中选择合适的芯片，并确定使用数量； ）在给定的芯片中选择合适的芯片，并确定使用数量； （2）连线方式： ）连线方式： 各芯片的数据输入/输出线相拼接 输出线相拼接； 各芯片的数据输入 输出线相拼接； 各芯片的地址线按位并联后与地址总线相连； 各芯片的地址线按位并联后与地址总线相连； 各芯片共用一个片选信号。 各芯片共用一个片选信号。