数电课件 ch04-7若干典型的组合逻辑集成电路1
合集下载
数电课件第四章组合逻辑电路
L A A 则存在“0”冒险
《数字电子技术基础》
第四章 组合逻辑电路 A=1
B= 1 A=1 C
Ý 1 ¡ B= 1 C C
主讲：何玉钧
例：判断图示电路是否存在冒险。
B C
A B C & & AC
& &
&
BC BC Ý 1 ¡ L=AC+BC
L=AC+BC
C
BC AC BC
t pd
t pd
第四章 组合逻辑电路 （2）列真值表
Si
0
主讲：何玉钧
例：分析以下逻辑电路的功能
Ai Bi =1 =1
0
Ci-1 Ai Bi
全加器符号 Si
>=1 1
Ci-1
& &
&
&
0
0
0 0
&CO C i
&
CO
0 0
Ci
0
Ai Bi Ci-1
CI CO
Si Ci
解：（1）写输出表达式：
Si Ai Bi Ci 1
0
&
&
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
L 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1
&
&
&
&
0
&
&
《数字电子技术基础》
第四章 组合逻辑电路
主讲：何玉钧
练习题
1. 设计一个电话机报警信号控制电路。电路有I0（火警）、I1 （盗警）和I2（日常业务）三种输入信号，通过排队电路分 别从L0、L1、L2输出，在同一时间只能有一个信号通过。如 果同时有两个以上信号出现时，应首先接通火警信号，其次 为盗警信号，最后是日常业务信号。试按照上述轻重缓急设 计该信号控制电路。要求用集成门电路74LS00（每片含4个2 输入端与非门）实现。
《数字电子技术基础》
第四章 组合逻辑电路 A=1
B= 1 A=1 C
Ý 1 ¡ B= 1 C C
主讲：何玉钧
例：判断图示电路是否存在冒险。
B C
A B C & & AC
& &
&
BC BC Ý 1 ¡ L=AC+BC
L=AC+BC
C
BC AC BC
t pd
t pd
第四章 组合逻辑电路 （2）列真值表
Si
0
主讲：何玉钧
例：分析以下逻辑电路的功能
Ai Bi =1 =1
0
Ci-1 Ai Bi
全加器符号 Si
>=1 1
Ci-1
& &
&
&
0
0
0 0
&CO C i
&
CO
0 0
Ci
0
Ai Bi Ci-1
CI CO
Si Ci
解：（1）写输出表达式：
Si Ai Bi Ci 1
0
&
&
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
L 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1
&
&
&
&
0
&
&
《数字电子技术基础》
第四章 组合逻辑电路
主讲：何玉钧
练习题
1. 设计一个电话机报警信号控制电路。电路有I0（火警）、I1 （盗警）和I2（日常业务）三种输入信号，通过排队电路分 别从L0、L1、L2输出，在同一时间只能有一个信号通过。如 果同时有两个以上信号出现时，应首先接通火警信号，其次 为盗警信号，最后是日常业务信号。试按照上述轻重缓急设 计该信号控制电路。要求用集成门电路74LS00（每片含4个2 输入端与非门）实现。
数字电路组合逻辑电路ppt课件
一、普通编码器
任何时刻只允许 输入一个编码信 号，否则输出将 发生混乱。
3位二进制（8线－3线）编码器 12
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
10000000000
01000000001
00100000010
00010000011
00001000100
00000100101
9
3.交通信号灯的正常工作状态与故障状态
10
4.设计一个路灯控制电路，要求实现 的功能是：当总电源开关闭合时，安装 在三个不同地方的三个开关都能独立地 将灯打开或熄灭；当总电源开关断开时， 路灯不亮。
11
4.3 若干常用组合逻辑电路
4.3.1 编码器
编码：将一组信号按一定规律编码，每 一组代码都有确定的含义。 编码器：实现编码功能的逻辑电路。
29
30
4.3.3 数据选择器
在多路数据传送过程中， 能够根据需要将其中任意
输 入 数
一路挑选出来的电路，叫 据
做数据选择器，也称为多
路选择器或多路开关。
选择控制信号
31
采用CMOS传输门结构的数据选择器CC14539
32
33
双4选1数据选择器74LS153
34
用两个4选1数据选择器接成的8选1数据选择器
4.2.1 组合逻辑电路的分析方法 分析步骤：
1. 由逻辑图逐级写出各输出端的逻辑表达式 2. 化简（最简与或式）和变换各逻辑表达式 3. 列出真值表 4. 根据真值表和逻辑表达式对电路进行分析， 并确定电路的功能
3
4
5
4.2.2 组合逻辑电路的设计过程
设计步骤： 1.逻辑抽象:分析问题的因果关系，确
《数电组合逻辑电路》课件
2 设计和分析组合逻辑电路的方法
学习使用真值表、卡诺图和逻辑代数等工具进行组合逻辑电路的设计和分析。
3 应用案例的实际运用
通过实例，了解组合逻辑电路在数字系统和计算机中的应用。
课程大纲
第一章
组合逻辑电路概述
第三章
组合逻辑电路的简化与优化器
组合逻辑电路的基本概念
应用案例分析
在本节中，我们将通过精选的实际应用案例分析，展示组合逻辑电路在数字系统和计算机中的广泛应用。 这些案例将帮助您理解组合逻辑电路的实际应用价值和意义。
常见的组合逻辑电路元器件
组合逻辑电路的元器件有很多种，其中包括逻辑门、触发器、多路选择器等。在本节中，您将熟悉这些 常见的元器件以及它们在组合逻辑电路中的作用。
组合逻辑电路的设计方法
设计一个高效且可靠的组合逻辑电路需要一定的方法和技巧。在本节中，我们将探讨使用真值表、卡诺 图和逻辑代数等工具来进行组合逻辑电路的设计与优化。
组合逻辑电路由多个逻辑门电路组合而成，其输出仅取决于输入的当前状态。 在本节中，您将了解组合逻辑电路的基本概念，如逻辑运算、布尔代数、真 值表等。
组合逻辑电路的分类
根据功能和结构的不同，组合逻辑电路可以被分为多个子类。常见的分类包括编码器、解码器、多路选 择器、加法器等。通过本节，您将深入了解不同类型的组合逻辑电路及其应用。
《数电组合逻辑电路》 PPT课件
欢迎来到《数电组合逻辑电路》课程PPT课件！在本课程中，我们将深入探 讨组合逻辑电路的基本概念、分类、设计方法以及实际应用案例分析。让我 们一起开始这段有趣而充满成就感的学习之旅吧！
课程目标
通过本课程，您将学习到：
1 组合逻辑电路的基本原理和概念
掌握组合逻辑电路中的AND、OR、NOT等基本门电路的工作原理和特性。
学习使用真值表、卡诺图和逻辑代数等工具进行组合逻辑电路的设计和分析。
3 应用案例的实际运用
通过实例，了解组合逻辑电路在数字系统和计算机中的应用。
课程大纲
第一章
组合逻辑电路概述
第三章
组合逻辑电路的简化与优化器
组合逻辑电路的基本概念
应用案例分析
在本节中，我们将通过精选的实际应用案例分析，展示组合逻辑电路在数字系统和计算机中的广泛应用。 这些案例将帮助您理解组合逻辑电路的实际应用价值和意义。
常见的组合逻辑电路元器件
组合逻辑电路的元器件有很多种，其中包括逻辑门、触发器、多路选择器等。在本节中，您将熟悉这些 常见的元器件以及它们在组合逻辑电路中的作用。
组合逻辑电路的设计方法
设计一个高效且可靠的组合逻辑电路需要一定的方法和技巧。在本节中，我们将探讨使用真值表、卡诺 图和逻辑代数等工具来进行组合逻辑电路的设计与优化。
组合逻辑电路由多个逻辑门电路组合而成，其输出仅取决于输入的当前状态。 在本节中，您将了解组合逻辑电路的基本概念，如逻辑运算、布尔代数、真 值表等。
组合逻辑电路的分类
根据功能和结构的不同，组合逻辑电路可以被分为多个子类。常见的分类包括编码器、解码器、多路选 择器、加法器等。通过本节，您将深入了解不同类型的组合逻辑电路及其应用。
《数电组合逻辑电路》 PPT课件
欢迎来到《数电组合逻辑电路》课程PPT课件！在本课程中，我们将深入探 讨组合逻辑电路的基本概念、分类、设计方法以及实际应用案例分析。让我 们一起开始这段有趣而充满成就感的学习之旅吧！
课程目标
通过本课程，您将学习到：
1 组合逻辑电路的基本原理和概念
掌握组合逻辑电路中的AND、OR、NOT等基本门电路的工作原理和特性。
数字电路 第四章组合逻辑电路课件
优先级别从 I9 至 I0 递降
逻辑表达式
Y3 I 9 I 9 I 8 I 9 I 8 Y2 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I I I I I I I I I I I I 9 8 7 9 8 6 9 8 5 9 8 4 Y1 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I9 I8 I 7 I9 I8 I 6 I9 I8 I5 I 4 I3 I9 I8 I5 I 4 I 2 Y0 I 9 I 9 I 8 I 7 I 9 I 8 I 7 I 6 I 5 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I1 I 9 I 8 I 7 I 8 I 6 I 5 I 8 I 6 I 4 I 3 I 8 I 6 I 4 I 2 I1
1进行逻辑抽象1分析事件的因果关系确定输入变量和输出变量2定义逻辑状态的含义3列出真值表2写出逻辑函数式3选定器件类型将逻辑函数变换为适当形式4画出逻辑电路连接图不是必需的设计者人为选定原因结果一般为最简与或表达式真值表电路功能描述设计一个楼上楼下开关的控制逻辑电路来控制楼梯上的路灯使之在上楼前用楼下开关打开电灯上楼后用楼上开关关灭电灯
真值表
Y3 1 1 0 0 0 0 0 0 0 0 Y2 0 0 1 1 1 1 0 0 0 0 Y1 0 0 1 1 0 0 1 1 0 0 Y0 1 0 1 0 1 0 1 0 1 0
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
第四章-组合逻辑电路PPT课件
输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
2021/3/12
逻辑电路真值表
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
输入 G3 G2 G1 G0 1100 1101 1111 1110 1010 1011 1001 1000
因此当B＝D =1，A＝0时(此时F =C+C )，电路 可能由于C 的变化而产生竞争冒险。
ABCD 00 01 11 10
00
1
01 1 1 1
11 1 1
2021/3/12
10 1 1
27
BC 00 01 11 10 A 00110 10011
D＝AB＋AC
有相切的卡诺图
2021/3/12
BC 00 01 11 10 A 00110 10011
01 0 1 1 1
11 1 1 0 0
FABAC＋ BC 10 1 1 0 0
F A C A B D B C D A C D A B C
2021/3/12
32
3. 输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可 以在输出端并联一电容器，致使输出波形上升沿和下降沿 变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
A Y
t t 2021/3/121 2
t3 t4
它不符合静态下Y= AA恒为 0 的
逻辑关系
20
C
C
AC
BC
L
竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变化， 而变化的时间有差异的现象。
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
第四章组合逻辑电路1PPT课件
23.11.2020
章目录
第四章 组合逻辑电路
2
4.2 中规模集成组合逻辑电路
一、编码器
1. 二进制编码器 (1) 8—3线普通编码器 (2) 8—3线优先编码器74148 (3) 74148的级联 2. 二—十进制优先编码器74147
作业
23.11.2020
章目录
第四章 组合逻辑电路
3
第4章 组合逻辑电路
Si = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 = Ai (Bi Ci-1 + Bi Ci-1 )+ Ai (Bi Ci-1 + Bi Ci-1) = Ai Bi ⊕Ci-1 + Ai (Bi ⊕Ci-1 ) = Ai ⊕Bi ⊕Ci-1
Ci = Ai Bi + Bi Ci-1 + Ai Ci-1 = Ai Bi + ( Ai + Ai ) Bi Ci-1 +( Bi + Bi ) Ai Ci-1 = AiBi +AiBiCi-1 +AiBiCi-1 +AiBiCi-1 +AiBiCi-1 = Ai Bi + Ci-1 ( Ai ⊕Bi )
(3)确定逻辑功能
23.11.2020
标题区 章目录 节目录 第四章 组合逻辑电路
5
例4.1.1 分析如图4.1.1(a)所示的逻辑电路的逻辑
功能。
1
2
&
A
&
&
S
B
D
&
23.11.2020
1
C
图 4.1.1(a)
数字电路组讲义合逻辑电路
０１１１
１０００
１０１１
１１０１
１ １ １ １ 24.01.2021
12
(4) 画逻辑电路图： 用与非门实现，其逻辑图与例3-1相同。 如果作以下变换：
用一个与或非门加一个非门就可以实现， 其逻辑电路图如图3-3所示。
图3-3 例3-3的逻辑电路图
24.01.2021
13
３.2 编码器
3 . 2 . 1 普通编码器 3 . 2 . 2 优先编码器
数字电路组合逻辑 电路
精品
复习
CMOS门的特点？ CMOS门使用时要特别注意什么？ TTL门使用时要特别注意什么？ CMOS门和TTL门的接口电路要考虑哪两个问题？ 第二章 门电路的学习重点是什么？
24.01.2021
2
第3章 组合逻辑电路
数字电路分类：组合逻辑电路和时序逻辑电路。 组合逻辑电路: 任意时刻的输出仅仅取决于当时 的输入信号，而与电路原来的状态无关。
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
目前经常使用的编码器有普通编码器和优先编码 器两种。
24.01.2021
17
3.2.1 普通编码器
FABACBC
图3-1 例3-1逻辑电路图
24.01.2021
5
第二步：可变换为 FABACBC
F = AB+AC+BC 第三步：列出真值表如 表3-1所示。
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
《组合逻辑电路》PPT课件_OK
逻辑代数所表示的是逻辑关系，而不是数 量关系。这是它与普通代数的本质区别。
2021/7/27
25
逻辑代数运算法则
1. 常量与变量的关系
自等律 A 0 A A1 A 0-1律 A 1 1 A 0 0 重叠律 A A A A A A
还原律 A A
互补律 A A 1 A A 0
2. 逻辑代数的基本运算法则
00 11 01 11 01 11 01 11
输入A、B、C有一个为“1”，输出 Y 为“1”。
输入A、B、C全为低电平“0”，输出 Y 为“0”。
2021/7/27
13
逻辑表达式： Y=A+B+C
3. 逻辑关系：“或”逻辑
即：有“1”出
“1”，
逻辑符全号“：0”出“0”
A B C
>1
Y
“或” 门逻辑状态表
X2
组合逻辑电路
Y1
Y2
输出
...
Xn
Yn
组合逻辑电路框图
2021/7/27
29
组合逻辑电路的分析
已知逻辑电路 确定 逻辑功能 分析步骤：
(1) 由逻辑图写出输出端的逻辑表达式 (2) 运用逻辑代数化简或变换 (3) 列逻辑状态表即真值表 (4) 分析逻辑功能
2021/7/27
30
例 1：分析下图的逻辑功能
0 0 10
A B C
>1
Y
01 01 10
00 10 00
“或非”门
1 0 10 1 1 00
逻辑表达式： Y=A+B+C 1 1 1 0
有“1”出“0”，全“0”
出“1”
2021/7/27
2021/7/27
25
逻辑代数运算法则
1. 常量与变量的关系
自等律 A 0 A A1 A 0-1律 A 1 1 A 0 0 重叠律 A A A A A A
还原律 A A
互补律 A A 1 A A 0
2. 逻辑代数的基本运算法则
00 11 01 11 01 11 01 11
输入A、B、C有一个为“1”，输出 Y 为“1”。
输入A、B、C全为低电平“0”，输出 Y 为“0”。
2021/7/27
13
逻辑表达式： Y=A+B+C
3. 逻辑关系：“或”逻辑
即：有“1”出
“1”，
逻辑符全号“：0”出“0”
A B C
>1
Y
“或” 门逻辑状态表
X2
组合逻辑电路
Y1
Y2
输出
...
Xn
Yn
组合逻辑电路框图
2021/7/27
29
组合逻辑电路的分析
已知逻辑电路 确定 逻辑功能 分析步骤：
(1) 由逻辑图写出输出端的逻辑表达式 (2) 运用逻辑代数化简或变换 (3) 列逻辑状态表即真值表 (4) 分析逻辑功能
2021/7/27
30
例 1：分析下图的逻辑功能
0 0 10
A B C
>1
Y
01 01 10
00 10 00
“或非”门
1 0 10 1 1 00
逻辑表达式： Y=A+B+C 1 1 1 0
有“1”出“0”，全“0”
出“1”
2021/7/27
第四章组合逻辑电路的分析与设计PPT课件
≥1
Ci
Ai Bi
∑
Si
Ci-1
CI
CO
Ci
=1
Si
14
二、多位数加法器
4位串行进位加法器
C3 S3
S2
S1
S0
Ci Si ∑
Ai Bi Ci-1
Ci Si ∑
Ai Bi Ci-1
Ci Si ∑
Ai Bi Ci-1
Ci Si ∑
Ai Bi Ci-1
A3 B3 C2
A2 B2 C1
A1 B1 C0
A0 B0 C-1
2n≥N
16
二．优先编码器——允许同时输入两个以上信号，并按优先级输出。 集成优先编码器举例——74148（8线-3线）
注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能 输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。
17
EO
GS
A0
A1
A2
≥1
≥1
≥1
≥1
&
&
&
C i A iB iC i 1 A iB iC i 1 A iB iC i 1 A iB iC i 1
A iB i(A i B i)C i- 1
13
S i Ai Bi Ci1
C i A iB i(A i B i)C i -1
根据逻辑表达式画出全加器的逻辑电路图：
Ai Bi
Ci -1
&
=1
串行进位加法器，电路简单，但运算速度慢。 为此产生了超前进位加法器，详见P109。
15
4.3.2 编码器
一.编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。 一般而言，N个不同的信号，至少需要n位二 进制数编码。 N和n之间满足下列关系:
数字电路组合逻辑电路
2020/3/4
33
74LS138的逻辑功能
三个译码输入端（又称地址输入端）A2、
A1、A0，八个译码输出端 Y0~Y7，以及三个控制 端（又称使能端）S1、S2 、S3。
S1 、S2 ，S3 是译码器的控制输入端，当 S1 = 1、S2+ S3 = 0 (即 S1 = 1,S2 和S3 均为0)时，GS 输出为高电平，译码器处于工作状态。否则，译
用方法和应用举例。
2020/3/4
3
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
9
3.1.2 组合逻辑电路的设计方法
与分析过程相反，组合逻辑电路的设计是根据给 定的实际逻辑问题，求出实现其逻辑功能的最简单的 逻辑电路。 １.组合逻辑电路的设计步骤：
(1)分析设计要求，设置输入输出变量并逻辑赋值； (2)列真值表； (3)写出逻辑表达式，并化简； (4)画逻辑电路图。
2020/3/4
28
3.3 译码器
译码： 编码的逆过程，将编码时赋予代码的特 定含义“翻译”出来。
译码器： 实现译码功能的电路。
编码对象
二进制代码
编码
译码
原来信息
常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。
2020/3/4
29
3.3.1 二进制译码器
输入：二进制代码（N位）， 输出：2N个，每个输出仅包含一个最小项。
集成逻辑门电路和组合逻辑电路PPT课件
A=A
2. 逻辑代数的基本运算法则
交换律 结合律
分配律
A+B =B+A
. A B = B A
(A+B)+C=A+(B+C)
. . . . (A B) C = A (B C)
. . A (B+C) =A B+A C
.
. A+(B C)=(A+B) (A+C)
.
第3页/共48页
.
普通代数 不适用！
返回
证: (A+B) (A+C. )
被吸收
A B(A A) A B A+A =1
例如： A ABC DE A BC DE
返回
第5页/共48页
11.2.2 逻辑函数的表示 方法
前一页 后一页
一、逻辑函数表达式的基本形式
1、“积之和”（与或）表达 式
表达式中包含若干个“积”项，每个“积”项中可有一个或多 个变量以原变量或反变量的形式出现的字母，所有“积”的 “和”表示一个函数。如：
F (A BC)(B C) AB AC BC B BC C AB AC BC
F (A BC)(B C) (A B)( A C)(B C)
第7页/共48页
二、逻辑函数表达式的标准形式
最小项之和
在一个积项中，每个变量均以原变量或反变量的形式出 现且只出现一次，则这个积项称为最小项。积项中的原变量记 为1，反变量记为0。
12 3 4 5 6 7 8
S7
+5V S6
运算结果为：C8S8S7S6S5S4S3S2S1
16 15 14 13 12 11 10 9
B4 S4 C4 C0 GND B1 A1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.4 若干典型的组合逻辑集成电路
人们为解决实践上遇到的各种逻辑问题，设计
了许多逻辑电路。然而，我们发现，其中有些逻辑
电路经常、大量出现在各种数字系统当中。为了方
便使用，各厂家已经把这些逻辑电路制造成中规模 集成的组合逻辑电路产品。 比较常用的有编码器、译码器、数据选择器、算
术运算电路和数值比较器等等。下面分别进行介绍。
GS
0 0
0 L2 1
0 L1 1
0 1
优 先 权 最 高
EI2
若有效电平输入
A15 A14A13 A12 A11A10 。 9 A8 A I7 I6 I5 I4 I3 I2 I1 I0 EI GS CD4532(II) EO A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EO2 EI1 EI GS GS1 ≥1 G3 ≥1 G2 L3 ≥1 G 1 L1 ≥1 L0 CD4532(I) EO
EI
使能输入
使能输入有效时，对应每一组输入代码，只有一个输出 端为有效电平。
2线 - 4线译码器的逻辑电路(设计）
E
1
功能表
& &
Y0
Y1
A0 A1
1 & 1 &
Y 1 E A1 A0
Y2
Y3
输 入 E A1 A0 H × × L L L L L H L H L L H H
Y 2 E A1 A0
I7 I6 I5 I4 I3 I2 I1 I0 EI2
EI CD4532(I EO 0 GS 0 Y2 Y 1 Y0 I) GS2 ≥1 G3 GS ≥ G2 10 L2
CD4532( EO Y 2 Y1 Y 0 0 I)
GS1 ≥ G1 10 L1 ≥ G0 10 L0
0
L3
0
若无有效电平输入
A15 A14A13 A12 A11A10 A9 A8 。 I7 I6 I5 I4 I3 I2 I1 I0 EI2 EI GS CD4532(II) EO
使能标志
编码输入
注意：不 论是4－2 线或是 10-4线， 输入信号 必须互 斥．
1 2 3 4 5 6 7 8 9
代码输出
键盘输入8421BCD码编码器功能表
输
S0 1 1 1 1 1 1 1 1 1 1 0 S1 1 1 1 1 1 1 1 1 1 0 1 S2 1 1 1 1 1 1 1 1 0 1 1 S3 1 1 1 1 1 1 1 0 1 1 1 S4 1 1 1 1 1 1 0 1 1 1 1 S5 1 1 1 1 1 0 1 1 1 1 1
那块芯片的优先级高？ 若有效电平输入
A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EO2 EI1
EO 1
1
GS2
Y2 Y1 Y0
11
EI GS
CD4532(I)
EO
Y2 Y1 Y0
0
GS1 ≥1 G3 ≥1 G2 L3 ≥1 G 1 ≥1 L0
G0
1
Y3 H H H H L
逻辑符号说明 逻辑符号框外部的符号，表示 外部输入或输出信号名称，字 母上面的“—”号说明该输入 或输出是低电平有效。符号框 内部的输入、输出变量表示其 内部的逻辑关系。
E
E
1
& &
Y0 Y0
Y1
Y 2 Y 3
Y1 Y2 Y3
A0
A0 A1
1 1
&
&
1/2 74x139
E
A1
4线─2 线优先编码器（设计）
输入编码信号高电平有效，输出为二进制代码 输入编码信号优先级从高到低为 I3 ~ I0 输入为编码信号I3 I0 输出为Y1 Y0 （1）列出功能表 （2）写出逻辑表达式
输 入 输 出 I0 1 × × × I1 0 1 × × I2 0 0 1 × I3 0 0 0 1 Y1 0 0 1 1 Y0 0 1 0 1
CD4532电路图
I1 I2 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1
1
1
&
&
1
Y0
I3 I4 I5 I6 I7
1 1 1 1 1 1 1
&
&
1
Y1
& 1
&
1
Y2
I0 E I 1 1
≥ 1 ≥ 1
≥ 1 ≥ 1
&
1 1
G S E O
输入使能端 优先编码器CD4532功能表
输 EI L H H H H I7 × L H L L I6 × L × H L I5 × L × × H I4 × L × × × 入 I3 × L × × × I2 × L × × × I1 × L × × ×
（1）普通二进制编码器
二进制编码器的结构框图
2n 个 输入
I0 I1
二进制 编码器
Y0 Y1
n 位二进 制码输出
I
2n -1
Yn-1
1) 4线─2线普通二进制编码器 (设计) （a）逻辑框图 （2）逻辑功能表 二 进 制 码 输 出 I0 1 0 0 0 I1 0 1 0 0 I2 0 0 I3 0 0 0 1 Y1 0 0 1 1 Y0 0 1 0 1
Y1 = I2 I3 + I3
Y0 = I1 I2 I3 + I3
（3）画出逻辑电路（略）
低
高
2
集成电路编码器
8线-3线优先编码器CD4532的示意框图、引脚图 I0 EO I4 1 16 VCC I1 I5 2 15 EO GS I2 I6 3 14 GS I3 I7 4 13 I3 I4 CD4532 EI 5 12 I2 I5 Y0 I6 Y2 6 11 I1 Y1 I7 Y1 7 10 I0 Y2 GND 8 EI 9 Y0
L
H H L
L
H L H
H
H H H
L
L L L
H
L
L
L
L
L
LLHLLLH
L
为什么要设计GS、EO输出信号？
用二片CD4532构成16线-4线优先编码器,其逻辑图如下 图所示，试分析其工作原理。 无编码输出
A A15A14 13 12A11 10A9A8 A A
。
A7 A6 A5A4A3A2 A1A0 EO2 EI1 I7 I6 I5 I4 I3 I2 I1 I0 EI GS EO1
出
D 0 1 0 1 0 1 0 1 0 1 0 GS 0 1 1 1 1 1 1 1 1 1 1
该编码器为输入低电平有效
(2) 优先编码器
优先编码器的提出： 实际应用中，经常有两 个或更多输入编码信号 同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。
识别多个编码请求信号的优先级别，并进行相应编 码的逻辑部件称为优先编码器。
EO 1
1
GS2
Y2 Y1 Y0
0
Y2 Y1 Y0
0
G0
1
GS
1 1
L2
0 1
0 1
0 1
4.4.2
译码器/数据分配器
1 译码器的概念与分类 译码：译码是编码的逆过程，它能将二进制码翻译成代表某
一特定含义的信号.(即电路的某种状态) 译码器：具有译码功能的逻辑电路称为译码器。 译码器的分类： 唯一地址译码器 将一系列代码转换成与之一一对应的有效 信号。
I0～I7为编码输入端，高电平有效。 Y0～Y2为编码输出端，也为高电平有效，即原码输出。
I0 EO I1 GS I2 I3 I4 CD4532 I5 Y0 I6 Y1 I7 Y2 EI
其他功能： （1）EI为使能输入端，高电平有效。 （2）优先顺序为I7→I0，即I7的优先级最高，然 后是I6、I5、…、I0。 （3）GS为编码器的工作标志，高电平有效。 （4）EO为使能输出端，高电平有效。
4 输 入
I0 I1 I2 I3
Y1 Y0
1
0
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3
编码器的输入为高电平有效。
其它输入取值组合不允许出现， 即4个输入信号是互斥的。
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3
入
S6 1 1 1 1 0 1 1 1 1 1 1 S7 1 1 1 0 1 1 1 1 1 1 1 S8 1 1 0 1 1 1 1 1 1 1 1 S9 1 0 1 1 1 1 1 1 1 1 1 A 0 1 1 0 0 0 0 0 0 0 0
输
B 0 0 0 1 1 1 1 0 0 0 0 C 0 0 0 1 1 0 0 1 1 0 0
E A0 A1
A0 A1
Y0 Y1 Y2 Y3
Y0
Y1
Y2 Y3
2-4线译码器74LS139管脚图
U cc 2EI
2A
2B 2Y 0 2Y 1 2Y 2
2Y 3
2EI
2A0 2A1 2Y 0 2Y 1 2Y 2 2Y 3
1EI
1A0 1A1
1Y 0 1Y 1 1Y 2 1Y 3
1EI
1A
1B
1Y 0 1Y 1 1Y 2 1Y 3 GND
如：ASCII码中，用1000001表示字母A等 1、)编码器 (Encoder)的概念与分类
译码器
1、编码器的工作原理
人们为解决实践上遇到的各种逻辑问题，设计
了许多逻辑电路。然而，我们发现，其中有些逻辑
电路经常、大量出现在各种数字系统当中。为了方
便使用，各厂家已经把这些逻辑电路制造成中规模 集成的组合逻辑电路产品。 比较常用的有编码器、译码器、数据选择器、算
术运算电路和数值比较器等等。下面分别进行介绍。
GS
0 0
0 L2 1
0 L1 1
0 1
优 先 权 最 高
EI2
若有效电平输入
A15 A14A13 A12 A11A10 。 9 A8 A I7 I6 I5 I4 I3 I2 I1 I0 EI GS CD4532(II) EO A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EO2 EI1 EI GS GS1 ≥1 G3 ≥1 G2 L3 ≥1 G 1 L1 ≥1 L0 CD4532(I) EO
EI
使能输入
使能输入有效时，对应每一组输入代码，只有一个输出 端为有效电平。
2线 - 4线译码器的逻辑电路(设计）
E
1
功能表
& &
Y0
Y1
A0 A1
1 & 1 &
Y 1 E A1 A0
Y2
Y3
输 入 E A1 A0 H × × L L L L L H L H L L H H
Y 2 E A1 A0
I7 I6 I5 I4 I3 I2 I1 I0 EI2
EI CD4532(I EO 0 GS 0 Y2 Y 1 Y0 I) GS2 ≥1 G3 GS ≥ G2 10 L2
CD4532( EO Y 2 Y1 Y 0 0 I)
GS1 ≥ G1 10 L1 ≥ G0 10 L0
0
L3
0
若无有效电平输入
A15 A14A13 A12 A11A10 A9 A8 。 I7 I6 I5 I4 I3 I2 I1 I0 EI2 EI GS CD4532(II) EO
使能标志
编码输入
注意：不 论是4－2 线或是 10-4线， 输入信号 必须互 斥．
1 2 3 4 5 6 7 8 9
代码输出
键盘输入8421BCD码编码器功能表
输
S0 1 1 1 1 1 1 1 1 1 1 0 S1 1 1 1 1 1 1 1 1 1 0 1 S2 1 1 1 1 1 1 1 1 0 1 1 S3 1 1 1 1 1 1 1 0 1 1 1 S4 1 1 1 1 1 1 0 1 1 1 1 S5 1 1 1 1 1 0 1 1 1 1 1
那块芯片的优先级高？ 若有效电平输入
A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EO2 EI1
EO 1
1
GS2
Y2 Y1 Y0
11
EI GS
CD4532(I)
EO
Y2 Y1 Y0
0
GS1 ≥1 G3 ≥1 G2 L3 ≥1 G 1 ≥1 L0
G0
1
Y3 H H H H L
逻辑符号说明 逻辑符号框外部的符号，表示 外部输入或输出信号名称，字 母上面的“—”号说明该输入 或输出是低电平有效。符号框 内部的输入、输出变量表示其 内部的逻辑关系。
E
E
1
& &
Y0 Y0
Y1
Y 2 Y 3
Y1 Y2 Y3
A0
A0 A1
1 1
&
&
1/2 74x139
E
A1
4线─2 线优先编码器（设计）
输入编码信号高电平有效，输出为二进制代码 输入编码信号优先级从高到低为 I3 ~ I0 输入为编码信号I3 I0 输出为Y1 Y0 （1）列出功能表 （2）写出逻辑表达式
输 入 输 出 I0 1 × × × I1 0 1 × × I2 0 0 1 × I3 0 0 0 1 Y1 0 0 1 1 Y0 0 1 0 1
CD4532电路图
I1 I2 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1
1
1
&
&
1
Y0
I3 I4 I5 I6 I7
1 1 1 1 1 1 1
&
&
1
Y1
& 1
&
1
Y2
I0 E I 1 1
≥ 1 ≥ 1
≥ 1 ≥ 1
&
1 1
G S E O
输入使能端 优先编码器CD4532功能表
输 EI L H H H H I7 × L H L L I6 × L × H L I5 × L × × H I4 × L × × × 入 I3 × L × × × I2 × L × × × I1 × L × × ×
（1）普通二进制编码器
二进制编码器的结构框图
2n 个 输入
I0 I1
二进制 编码器
Y0 Y1
n 位二进 制码输出
I
2n -1
Yn-1
1) 4线─2线普通二进制编码器 (设计) （a）逻辑框图 （2）逻辑功能表 二 进 制 码 输 出 I0 1 0 0 0 I1 0 1 0 0 I2 0 0 I3 0 0 0 1 Y1 0 0 1 1 Y0 0 1 0 1
Y1 = I2 I3 + I3
Y0 = I1 I2 I3 + I3
（3）画出逻辑电路（略）
低
高
2
集成电路编码器
8线-3线优先编码器CD4532的示意框图、引脚图 I0 EO I4 1 16 VCC I1 I5 2 15 EO GS I2 I6 3 14 GS I3 I7 4 13 I3 I4 CD4532 EI 5 12 I2 I5 Y0 I6 Y2 6 11 I1 Y1 I7 Y1 7 10 I0 Y2 GND 8 EI 9 Y0
L
H H L
L
H L H
H
H H H
L
L L L
H
L
L
L
L
L
LLHLLLH
L
为什么要设计GS、EO输出信号？
用二片CD4532构成16线-4线优先编码器,其逻辑图如下 图所示，试分析其工作原理。 无编码输出
A A15A14 13 12A11 10A9A8 A A
。
A7 A6 A5A4A3A2 A1A0 EO2 EI1 I7 I6 I5 I4 I3 I2 I1 I0 EI GS EO1
出
D 0 1 0 1 0 1 0 1 0 1 0 GS 0 1 1 1 1 1 1 1 1 1 1
该编码器为输入低电平有效
(2) 优先编码器
优先编码器的提出： 实际应用中，经常有两 个或更多输入编码信号 同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。
识别多个编码请求信号的优先级别，并进行相应编 码的逻辑部件称为优先编码器。
EO 1
1
GS2
Y2 Y1 Y0
0
Y2 Y1 Y0
0
G0
1
GS
1 1
L2
0 1
0 1
0 1
4.4.2
译码器/数据分配器
1 译码器的概念与分类 译码：译码是编码的逆过程，它能将二进制码翻译成代表某
一特定含义的信号.(即电路的某种状态) 译码器：具有译码功能的逻辑电路称为译码器。 译码器的分类： 唯一地址译码器 将一系列代码转换成与之一一对应的有效 信号。
I0～I7为编码输入端，高电平有效。 Y0～Y2为编码输出端，也为高电平有效，即原码输出。
I0 EO I1 GS I2 I3 I4 CD4532 I5 Y0 I6 Y1 I7 Y2 EI
其他功能： （1）EI为使能输入端，高电平有效。 （2）优先顺序为I7→I0，即I7的优先级最高，然 后是I6、I5、…、I0。 （3）GS为编码器的工作标志，高电平有效。 （4）EO为使能输出端，高电平有效。
4 输 入
I0 I1 I2 I3
Y1 Y0
1
0
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3
编码器的输入为高电平有效。
其它输入取值组合不允许出现， 即4个输入信号是互斥的。
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3
入
S6 1 1 1 1 0 1 1 1 1 1 1 S7 1 1 1 0 1 1 1 1 1 1 1 S8 1 1 0 1 1 1 1 1 1 1 1 S9 1 0 1 1 1 1 1 1 1 1 1 A 0 1 1 0 0 0 0 0 0 0 0
输
B 0 0 0 1 1 1 1 0 0 0 0 C 0 0 0 1 1 0 0 1 1 0 0
E A0 A1
A0 A1
Y0 Y1 Y2 Y3
Y0
Y1
Y2 Y3
2-4线译码器74LS139管脚图
U cc 2EI
2A
2B 2Y 0 2Y 1 2Y 2
2Y 3
2EI
2A0 2A1 2Y 0 2Y 1 2Y 2 2Y 3
1EI
1A0 1A1
1Y 0 1Y 1 1Y 2 1Y 3
1EI
1A
1B
1Y 0 1Y 1 1Y 2 1Y 3 GND
如：ASCII码中，用1000001表示字母A等 1、)编码器 (Encoder)的概念与分类
译码器
1、编码器的工作原理