第八章 并行通信和并行接口8255A

数据总线缓冲器：三态8位双向缓冲器， 1. 数据总线缓冲器：三态8位双向缓冲器，与系统数据总线连接 的缓冲部件；传送数据、控制字、状态字的通道。 的缓冲部件；传送数据、控制字、状态字的通道。 位数据端口(PA、PB、PC)：通常PA口与PB PA口与PB口用作输入输出 2. 3个8位数据端口(PA、PB、PC)：通常PA口与PB口用作输入输出 的数据端口，PC口用作数据传输或提供联络线的端口。PC PC口用作数据传输或提供联络线的端口。PC口 的数据端口，PC口用作数据传输或提供联络线的端口。PC口 也可以分成两个4位的端口，其中PC7～PC4同端口A配合使用， 也可以分成两个4位的端口，其中PC 同端口A 同端口B配合使用。 PC3～PC0同端口B配合使用。
6
第八章：并行通信和并行接口8255A 第八章：并行通信和并行接口8255A
1. 并行通信 2. 并行接口 3. 可编程并行接口芯片8255A 可编程并行接口芯片8255A
7
第八章：并行通信和并行接口8255A——并行接口 第八章：并行通信和并行接口8255A——并行接口 8255A—— 实现并行通信的接口就是并行接口。 实现并行通信的接口就是并行接口。
寄存器
（1）控制寄存器用来接收CPU的控制命令； 控制寄存器用来接收CPU的控制命令； CPU的控制命令 状态寄存器的各个位提供各种状态信息供CPU查询； CPU查询 （2）状态寄存器的各个位提供各种状态信息供CPU查询； 为了实现数据的输入和输出， （3）为了实现数据的输入和输出，并行接口中还必定有 相应的输入缓冲寄存器和输出缓冲寄存器。 相应的输入缓冲寄存器和输出缓冲寄存器。
3. A组、B组控制电路：这两组控制电路根据CPU发出的方式选择控制字 组控制电路：这两组控制电路根据CPU发出的方式选择控制字 CPU 来控制8255 8255A 来控制8255A的工作方式，每个控制组都接收来自读写控制逻辑的的 “控制命令字”，并向与其相连的端口发出适当的控制信号。A组控制电 控制命令字”，并向与其相连的端口发出适当的控制信号。A 路控制PA口和PC口高4 PA口和PC口高 组控制电路控制PB口和PC口低4 PB口和PC口低 路控制PA口和PC口高4位，B组控制电路控制PB口和PC口低4位。 写控制逻辑：用来管理数据、控制字和状态字的传送， 4. 读/写控制逻辑：用来管理数据、控制字和状态字的传送，接收系统 总线发来的有关信号，并向A 两组控制部件发送命令。 总线发来的有关信号，并向A、B两组控制部件发送命令。
0 1 0 1 0 1 1 0
D0
源
D7
0 1 0 1 0 目的 1 1 0
01101010 源
8T
目的
T
4
第八章：并行通信和并行接口8255A——并行通信 第八章：并行通信和并行接口8255A——并行通信 8255A——
5
第八章：并行通信和并行接口8255A——并行通信 第八章：并行通信和并行接口8255A——并行通信 8255A—— 串行通信和并行通信比较
2
第八章：并行通信和并行接口8255A 第八章：并行通信和并行接口8255A
1. 并行通信 2. 并行接口 3. 可编程并行接口芯片8255A 可编程并行接口芯片8255A
3
第八章：并行通信和并行接口8255A——并行通信 第八章：并行通信和并行接口8255A——并行通信 8255A——
在计算机领域中有两种数据通信方式：串行通信和并行通信。 在计算机领域中有两种数据通信方式：串行通信和并行通信。 串行通信和并行通信
（1）CPU通道：接口电路和CPU相连的通道； CPU通道：接口电路和CPU相连的通道； 通道 CPU相连的通道 输入通道：接口电路和输入设备相连的通道； （2）输入通道：接口电路和输入设备相连的通道； 输出通道：接口电路和输出设备相连的通道。 （3）输出通道：接口电路和输出设备相连的通道。 每个通道都配有一定的控制线和状态线。 每个通道都配有一定的控制线和状态线。
10
第八章：并行通信和并行接口8255A——并行接口 第八章：并行通信和并行接口8255A——并行接口 8255A—— 输入过程 (外设 接口 CPU) 外设
外设将数据送给接口，并且使状态线“数据输入准备好”成为高电平。 外设将数据送给接口 ， 并且使状态线 “ 数据输入准备好 ” 成为高电平 。 接口在把数据接收到输入缓冲寄存器中的同时， 数据输入回答” 接口在把数据接收到输入缓冲寄存器中的同时 ， 使 “ 数据输入回答 ” 线变为高电平，作为对外设的响应。外设接到这个回答信号后， 线变为高电平 ， 作为对外设的响应 。 外设接到这个回答信号后 ， 就撤 除数据和“数据输入准备好”信号。 除数据和“数据输入准备好”信号。 数据到达接口中后，接口会通知 前来取数， 数据到达接口中后，接口会通知CPU前来取数，通知的方法有两种： 前来取数 通知的方法有两种： 在状态寄存器中设置“输入准备好”状态位，以便CPU对其进行查询， 对其进行查询， ①在状态寄存器中设置“输入准备好”状态位，以便 对其进行查询 接口也可以在此时向CPU发一个中断请求。 发一个中断请求。 ②接口也可以在此时向 发一个中断请求 所以， 既可以用软件查询的方式， 所以 ， CPU既可以用软件查询的方式， 也可以用中断方式来设法读取 既可以用软件查询的方式 接口中的数据。 接口中的数据。 CPU从并行接口中读取数据后， 接口会自动清除状态寄存器中的 “ 输 从并行接口中读取数据后，接口会自动清除状态寄存器中的“ 从并行接口中读取数据后 入准备好”状态位，并且使数据总线处于高阻状态。此后， 入准备好 ” 状态位 ， 并且使数据总线处于高阻状态 。 此后 ， 又可以开 始下一个输入过程。 始下一个输入过程。
并行接口可以设计为只用来作为输出接口； 并行接口可以设计为只用来作为输出接口； 并行接口也可以设计为输入接口； 并行接口也可以设计为输入接口； 并行接口还可以将它设计成既作为输入又作为输出的 接口。有两种方法可以采用： 接口。有两种方法可以采用： 一种方法是利用同一个接口中的两个通路，一个 一种方法是利用同一个接口中的两个通路， 作为输入通路，一个作为输出通路； 作为输入通路，一个作为输出通路； 另一种方法是用一个双向通路，既作为输入又作 另一种方法是用一个双向通路， 为输出。 为输出。
Intel8255A是一种通用的可编程序并行I/O接口芯片，又称“ Intel8255A是一种通用的可编程序并行I/O接口芯片，又称“可编程外 是一种通用的可编程序并行I/O接口芯片，又称 设接口芯片”，是为Intel8080/8085系列微处理据设计的，也可用于其 设接口芯片”，是为Intel8080/8085系列微处理据设计的，也可用于其 Intel8080 它系列的微机系统。可由程序来改变其功能，通用性强、使用灵活。 通过8255 8255A CPU可直接同外设相连接，是应用最广的并行I/O接口芯 可直接同外设相连接，是应用最广的并行I/O 通过8255A，CPU可直接同外设相连接，是应用最广的并行I/O接口芯 片。 含3个独立的8位并行输入/输出端口，各端口均具有数据的控制和 个独立的8位并行输入/输出端口， 锁存能力。可通过编程设置各端口的工作方式和数据传送方向( 锁存能力。可通过编程设置各端口的工作方式和数据传送方向(入/出 双向) /双向)。
14
第八章：并行通信和并行接口8255A——8255A 第八章：并行通信和并行接口8255A——8255A 8255A—— 8255A的内部结构 8255A的内部结构
去CPU 去外设
15
第八章：并行通信和并行接口8255A——8255A 第八章：并行通信和并行接口8255A——8255A 8255A—— 8255A的内部结构 8255A的内部结构
12
第八章：并行通信和并行接口8255A 第八章：并行通信和并行接口8255A
1. 并行通信 2. 并行接口 3. 可编程并行接口芯片8255A 可编程并行接口芯片8255A
13
第八章：并行通信和并行接口8255A——8255A 第八章：并行通信和并行接口8255A——8255A 8255A—— 概述
11
第八章：并行通信和并行接口8255A——并行接口 第八章：并行通信和并行接口8255A——并行接口 8255A——
外设) 输出过程 (CPU 接口 外设
CPU往接口发送一个数据也有两种方法： 往接口发送一个数据也有两种方法： 往接口发送一个数据也有两种方法 ①接口将状态寄存器中的“输出准备好”状态位置“1”，这个状态位可供 接口将状态寄存器中的“输出准备好”状态位置“ ，这个状态位可供CPU进行查 进行查 当前可以往接口中输出新的数据。 询，以表示CPU当前可以往接口中输出新的数据。 以表示 当前可以往接口中输出新的数据 发一个中断请求。 ②接口也可以向CPU发一个中断请求。 接口也可以向 发一个中断请求 所以， 既可以用软件查询的方式， 所以，CPU既可以用软件查询的方式，也可以用中断方式往接口中输出一个数据。 既可以用软件查询的方式 也可以用中断方式往接口中输出一个数据。 输出的数据到达接口的输出缓冲寄存器中后， 当CPU输出的数据到达接口的输出缓冲寄存器中后，接口会自动清除“输出准备好” 输出的数据到达接口的输出缓冲寄存器中后 接口会自动清除“输出准备好” 状态位，并且将数据送往外设，与此同时，接口往外设发送一个“ 状态位，并且将数据送往外设，与此同时，接口往外设发送一个“数据输出准备好信 来启动外设接收数据。 号”来启动外设接收数据。 外设受到启动后，便收取数据，并往接口发一个“数据输出回答”信号。 外设受到启动后，便收取数据，并往接口发一个“数据输出回答”信号。接口收到此 信号后，会将状态寄存器中的“输出准备好”状态位重新置“ ，以便CPU输出下一 信号后，会将状态寄存器中的“输出准备好”状态位重新置“1”，以便 输出下一 个数据。 个数据。
8
第八章：并行通信和并行接口8255A——并行接口 第八章：并行通信和并行接口8255A——并行接口 8255A——