大学课程《数字电子技术基础》试题及答案(三)

大学课程《数字电子技术基础》试题及答案
一、填空题
组合逻辑电路
1. 数字电路按逻辑功能的不同特点可分为两大类，即： 逻辑电路和 逻辑电路 。

答：组合 、时序
2. 从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做 。

答：数据选择器
3.用于比较两个数字大小的逻辑电路叫做 。

答：数值比较器
4. 驱动共阳极七段数码管的译码器的输出电平为 有效，而驱动共阴极的输出电平为 有效。

答：低、高
5.一个8选1的多路选择器（数据选择器），应具有 个地址输入端。

答：3个
6.编码器的逻辑功能是把输入的高低电平编成一个 ，目前经常使用的编码器有普通编码器和优先编码器两类。

答：二值代码
7.译码器的逻辑功能是把输入的二进制代码译成对应的 信号，常用的译码器有二进制译码器，二－十进制译码器和显示译码器三类。

答：输出高、低电平
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。

答：10111111
二、选择题
组合逻辑电路
1.74LS138是3线-8线译码器，译码输出为低电平有效，若输入A 2A 1A 0=100时，输出
= 。

A 、00010000，
B 、11101111
C 、11110111
D 、10000000
答：B
2.在下列逻辑电路中，不是组合逻辑电路的是（ ）。

A 、译码器
B 、编码器
C 、全加器
D 、寄存器 答：D
3.在下列逻辑电路中，不是组合逻辑电路的是（ ）。

A. 译码器
B. 编码器
C. 全加器
D.寄存器 答：D
4. 八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y= 。

A. ABC ABC ABC ABC +++ B. ABC ABC + C. BC ABC +
D. ABC ABC ABC ABC +++ 答：D
5.七段显示译码器是指 的电路。

A. 将二进制代码转换成0~9数字
B. 将BCD 码转换成七段显示字形信号
C. 将0~9数字转换成BCD 码
D. 将七段显示字形信号转换成BCD 码 答：B
6.组合逻辑电路通常由 组合而成。

A. 门电路
B. 触发器
C. 计数器
D. 寄存器 答：A
7.十六路数据选择器，其地址输入端有 个。

A. 16 B. 2 C. 4 D. 8 答：C
8.TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A2A1A0 =101 时，输出：
为（ ）。

A ．00100000 ；B. 11011111； C.11110111； D. 00000100 答：B
9. 用四选一数据选择器实现函数Y=0101A A A A +，应使 。

A.D0=D2=0，D1=D3=1
B.D0=D2=1，D1=D3=0
C.D0=D1=0，D2=D3=1
D.D0=D1=1，D2=D3=0 答：A
10. 一个8线-3线优先编码器74LS148，输入是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（
）。

A ．110
B ．001
C ．100
D ．000 答： B
11.8—3线优先编码器（74LS148）中，8条输入线0I ~7I 同时有效时，优先级最高为I 7线，则2Y 1Y 0Y 输出线的状态是（ ）
A. 000
B. 010
C. 101
D. 111 答：A
12.引起组合逻辑电路中竟争与冒险的原因是（ ）
A.逻辑关系错；
B.干扰信号；
C.电路延时；
D.电源不稳定。

答：C
13. 一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（ ） A.1 B.2 C.4 D.16 答： C
14. 半加器和的输出端与输入端的逻辑关系是 （ ）
A 、 与非
B 、或非
C 、 与或非
D 、异或 答：D
15.逻辑数F=A B +B C ，当变量的取值为（ ）时，将出现冒险现象。

A. B=C=1
B. B=C=0
C. A=1，C=0
D. A=0，B=0 答：C
16.一个二—十进制译码器，规定输出为低电平有效，当输入代码DCBA=1001时其输出Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 8Y 9＝（ ）
① 1111111110 ②0000000001 ② 0000001001 ④1111110110
答：①
17.已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。

A. 11111101
B. 10111111
C. 11110111
D. 11111111 答：C
18.在二进制译码器中，若输入有4位代码，则输出有 个信号。

（a ）2 （d ）4 （c ）8 （d ）16 答：D
三、判断题
组合逻辑电路
1.组合逻辑电路有记忆功能。

( × )
2.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

( × )
3.八路数据分配器的地址输入（选择控制）端有8个。

( × )
4.组合电路有记忆功能。

（ × ）
5.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

（ √ ）
6. 八路数据分配器的地址输入（选择控制）端有8个。

（ × ）
7.组合电路有记忆功能。

（ × ）
8. 寄存器、编码器、译码器、加法器都是组合电路逻辑部件。

（ × ）
9.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。

（ √ ）
10．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。

（ √ ）
四、分析及画图题
组合逻辑电路
1．分析如右图电路，写出逻辑式，列出真值表，指出逻辑功能。

解：列出表达式
列真值表
逻辑功能分析：该电路实现一个全加器，Ａ、Ｂ为两个加数，Ｃ为低位进位数，Ｆ１为和，Ｆ２为进位输出
C
B A AB
C C B A C B A ＣＢＡY Y Y Y
F ⊕⊕=+++=+++=7
421
1
2．分析如右图电路，写出逻辑式，列出真值表，指出逻辑功能。

解：列出表达式（４分）
列真值表
逻辑功能：该电路实现一个全加器，Ａ、Ｂ为两个加数，Ｃ为低位进位数，Ｆ１为和，Ｆ２为进位输出
4. 如右图，分析用四选一数据选择器构成的电路，写出Y 的最简与或式。

解：写出如下表达式
Ａ Ｂ Ｃ Ｆ１ Ｆ２ ０ ０ ０ ０ ０ ０ ０ １ １ ０ ０ １ ０
１ ０ ０ １ １ ０ １ １ ０ ０ １ ０ １ ０ １ ０ １ １ １ ０ ０ １ １ １ １ １
１
Ａ Ｂ Ｃ Ｆ１ Ｆ２ ０ ０ ０ ０ ０ ０ ０ １ １ ０ ０ １ ０ １ ０ ０ １ １ ０ １ １ ０ ０ １ ０ １ ０ １ ０ １ １ １ ０ ０ １ １ １ １
１
１
AC
BC AB ABC C AB C B A BＣＡY Y Y Y
F ++=+++=+++=7
653
2C
B A AB
C C B A C B A ＣＢＡY Y Y Y F ⊕⊕=+++=+++=7
4211ABC
C AB C B A B ＣＡY Y Y Y F +++=+++=7
6532I 0I 1I 2I 3
A 1 A 0四选一S C Y
C
“1”
A
B
ABC
C B A BC A B A ABI I B A BI A I B A Y +++=+++=3210
化简Ｙ＝BC C B B A ++
五、设计题
1．设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。

要求用数据选择器来实现（用四选一数据选择器或八选一数据选择器）。

解：以A 、B 、C 表示三个开关，0和1表示开关的两个状态。

Y 表示灯的状态，1表示亮，0表示灭。

则根据题意得Y 与A 、B 、C 之间逻辑关系的真值表：
A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1
1
1
1
Y ABC ABC ABC ABC =+++
采用4选1数据选择器，已知4选1数据选择器输出的逻辑式可写为：
100101102103Y A A D A A D A A D A A D =+++
1A A
=、
0A B
=、
令数据选择器的输入为
03D D C ==、12D D C ==，则数据选择器的输出即为要求得到的函数。

2．设计一个检测电路，检测四位二进制码中1的个数是否为偶数，若偶数个为1，则输出1，否则输出0。

要求用八选一数据选择器74LS151实现（其中A2～A0为选择控制端（地址端），8个输入数据D0～D7，输出端Y ，E 为使能端，低电平有效。

）
解：(1)用A 、B 、C 、D 代表输入的四个二进制码，F 为输出变量，依题意可得真值表：
(2)根据真值表写出逻辑函数式：
(3) 将上式与八选一数据选择器的逻辑式：
70126012501201
23012201210120012
)()()()()()()()(D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +'+'+''+'+''+''+'''=
对照，可令数据选择器输入：C A B A A A ===012,,, D ==D =D =D D 6530,
D D D D D ====7421,
则数据选择器输出即为F
D
C B A
D C B A ABCD D C AB D BC A D C B A CD B A D C B A F +++++++=
3. 试设计一个检测电路。

该电路的输入是一位8421BCD码。

当输入的8421BCD码所对应
的十进制数符能被5整除时，输出为1，否则输出为0。

用与非门实现之。

解：1. 由题意列出真值表：
2.卡诺图化简：
=+=•
逻辑表达式为：Y ABCD BCD ABCD BCD
逻辑图：
A
B
C
D Y
4. 某工厂有三台机床序号为A、B、C，其功率消耗比率为 1：2：4，并分别由两台发电机X
和Y供电。

发电机X的输出功率与B的功率消耗相同，发电机Y的输出功率是X的3倍。

试
用与非门和非门构成一个以最佳供电方式启、停发电机的逻辑电路。

解：设机床A、B、C开机用1表示，停机用0表示；发电机X、Y启动用1表示，停止用0表示。

列真值表如下：
化简并变换得
A B C X Y
0 0 000
0 0 101 0 1 010
0 1 101
1 0 010 1 0 101 1 1 001 1 1 111
C
AB
Y
ABC
C
B
A
C
B
A
X
•
=
•
•
=
画逻辑图：(3分)
5.试用非门和与非门设计一个两位二进制数比较电路。

设输入A=A
1A
，B=B
1
B
0。

输出为A>B、
A<B及A=B三种情况且要求输出低电平有效。

A1A0B1B0F(A>B)F(A<B)F(A=B) 0 0 0 0 1 1 0
0 0 0 1 1 0 1
0 0 1 0 1 0 1
0 0 1 1 1 0 1
0 1 0 0 0 1 1
0 1 0 1 1 1 0
0 1 1 0 1 0 1
0 1 1 1 1 0 1
1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0
)
(
)
(
)
(
1
1
1
1
)
(
1
1
1
1
)
(
B
A
B
A
B
A
B
A
B
A
F
F
F
B
A
A
B
B
A
B
A
F
B
A
A
B
B
A
B
A
F
<
>
=
<
>
•
=
•
•
=
•
•
=
6.试设计一个8421BCD 码的检码电路。

要求当输入量ABCD ≤4，或≥8时，电路输出L 为高电平，否则为低电平。

用与非门设计该电路。

解：（1
（2）由真值表可得到输出逻辑函数表达式为：
)15,14,13,12,11,10(
)9,8,4,3,2,1,0()(0123m m D D D D L ∑+∑=
(3)将输出逻辑函数表达式化简并转换为与非与非式为：
0120120123)(D D D D D D D D D D L •=+=
(4)画出逻辑电路图
7.试用3线—8线译码器74LS138和门电路实现下列函数。

Z （A 、B 、C ）=AB+A C
1
D 0D 2D L
解：Z （A 、B 、C ）=AB +
A C =A
B (
C +C )+A C （B +B ）
=ABC +AB C +A BC +A B C = m 1+ m 3+ m 6+ m 7
=7 6 3 1 m m m m ••• （4分）
（4分）
五、设计题
时序逻辑电路
1．画出用同步十进制计数器74LS160接成一个同步八进制计数器的接线图，可以附加必要的门电路，简要说明设计思路。

74LS160的功能表如图所示。

解：74LS160具有同步置数功能，可以利用如下的循环，计数到7后利用同步置数作用使得计数器回到0，完成一个8进制的计数器，
则须令
接法如下
ST A Y 7
Y 5 Y 6 Y 4 Y 3 Y 2 Y 1 Y 0 ST C
ST B A 0
A 1 A 2 74LS138 C
B A “1” &
Z
12Q Q Q LD ⋅⋅=0000
0001
0010
0101
Q 3Q 2Q 1Q 0
0110 0111 0011
0100
CP
11&
1
11
2．画出用同步十进制计数器74LS160构成一个同步六进制计数器的接线图，可以加必要的门电路，简要说明设计思路。

解：74LS160具有同步置数功能，可以利用如下的循环，计数到5后利用同步置数作用使得计数器回到0，完成一个6进制的计数器，
则须令
接法如下
2Q Q LD ⋅=0000
0001
0010
0101
Q 3Q 2Q 1Q 0
0011
0100
3.用芯片74161构成8进制加法计数器。

附：74161的功能表 解：
4. 试用JK 功能触发器，完成图所示的状态转换的同步时序逻辑电路设计。

要求： （1）列出次态卡诺图；（3分） （2）状态方程、驱动方程； （3）画出逻辑电路图。

（0
12Q Q Q ）
解：
(1) 卡诺图:
(2)状态方程： 2'1'2'12*20Q Q Q Q Q Q +•== 1'2'11'2*10Q Q Q Q Q Q +•==
0'10*010Q Q Q Q •+•==
由JK 触发器的特征方程：
i i i i i Q K Q J Q ''*+=
得到驱动方程：
02=J 12Q K = 01=J 21Q K =
00=J 10=K （3）逻辑电路图
5. 用四位二进制计数器74161（其功能表见下表）实现60进制的计数器，画出电路连线图。

解: 1)把两片74LS161芯片链接成256进制计数器。

即：片1的ENT=ENP=1,CLK=CP,作为低位;片2的ENT=1,ENP=RCO(片1)，CLK=CP,作为高位。

2）根据要求可以采用同步置数法（也可采用异步清零法）来设计60进制计数器。

取S N-1=S 59状态产生置数信号,以同步置数法为例：把00000000～00111011作为计数状
态，取两片的00111011状态作为置数信号。

即：01345Q Q Q Q Q LD =,1=CR ，片1的数据输入端0000=ABCD （接地）,片2的数据输入端0000=ABCD （接地）。

3）画图。

输 入
输 出 CLR LD ENT ENP CP D C B A
Q D Q C Q B Q A 0 × × × × × × × × 1 0 × × ↑ d 3 d 2 d 1 d 0 1 1 1 1 ↑ × × × × 1 1 0 × × × × × × 1 1 × 0 × × × × ×
0 0 0 0 d 3 d 2 d 1 d 0
计 数
保持，CO=0 保 持
6.试用以下74L161二进制计数器并采用反馈置数 + 级连法构成144进制计数器。

解：
A B C D
Q A Q B Q C Q D
E P
CP
74L161
E T R CO
L D
A B C D
Q A Q B Q C Q D
E P
CP
74L161
E T R CO
L D
R D R D
CP
A B C D
Q A Q B Q C Q D
E P
CP
74L161
E T R CO
L D
A B C D
Q A Q B Q C Q D
E P
CP
74L161
E T R CO
L D
R D R D
CP
&
︒
&
︒
1
1
5v。