EDA 实验一 简单门电路设计与仿真

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

海南师范大学
物理与电子工程学院
实验报告
(2020----2021学年第 1学期)
课程名称:EDA技术实验
实验名称:简单门电路设计与仿真
专业班级:
学号:
姓名:
实验时间:2020年10月14日(第七周)
注:报告内容根据具体实验课程或实验项目的要求确定,一般包括实验目的、实验仪器、原理摘要、数据记录及结果分析等。

如纸张不够请自行加纸。

一、实验目的
1、熟悉QuartusⅡ6.0或QuartusⅡ9.0软件的使用方法
2、通过实验掌握组合逻辑电路的EDA原理图输入设计法,通过电路的仿真和硬件验证,学会对实验板上的FPGA/CPLD进行编程下载,进一步了解门电路的功能。

二、实验内容
1、为本项工程设计建立文件夹(文件名不能用中文)
2、输入设计项目和存盘
(1)打开原理图编辑窗口
(2)编辑4选1数据选择器的原理图
(3)文件存盘以mux41.bdf为文件名保存在工程目录中。

(4)建立工程。

(5)编译
3、仿真
4、引脚锁定
5、编程下载与硬件验证
三、实验条件
1、开发软件: QuartusII 9.0。

2、实验设备:GW48-PK2++型 EDA实验开发系统
3、拟用芯片:EP1C6Q240C8N。

四、实验设计
1、系统的原理框图
真值表
表1-1 4选1数据选择器的真值表
输入 输出 D S 1 S 0 Y D 0 0 0 D 0 D 1 0 1 D 1 D 2 1 0 D 2 D 3
1
1
D 3
逻辑表达式
013012011010S S D S S D S S D S S D Y +++=
2、VHDL 源程序
输入数据
4选1 数据选择器
Y 输出信号
D 0 D 1 D 2 D 3
S 1 S 0
选择控制信号
图1-1 4选1数据选择器示意框图
3、管脚锁定
信号名实验箱位置
锁定目标器件引脚
(EP1C6Q240)
D0键5PIN_237
键5键6PIN_238
D2键7PIN_239
D3键8PIN_240
S0键1PIN_233
S1键2PIN_234
Y D1PIN_8
备注验证设备:GW48-PK2实验开发系统
五、实验结果及总结
1、系统时序仿真情况
2、硬件验证情况
3、实验心得
键8 (D3)亮灯时,
按下键2,键1
(S1,S0)则输出
Y(D1)亮。

相关文档
最新文档