透彻详解（3）旁路电容100nF_0.1uF的由来计算

透彻详解（3）旁路电容100nF_0.1uF的由来计算
前⼀节我们已经详细解释了旁路电容在数字电路系统中所起的基本且重要作⽤，即储能与为⾼频噪声电流提供低阻抗路径，尽管还并未给旁路电容的这些功能概括⼀个“⾼⼤上”的名字，然⽽旁路电容所起的终极作⽤就是为了电源完整性（Power Integrity, PI），它与信号完整性（Signal Integrity, SI）均为⾼速数字PCB设计中的重要组成部分，后续有机会我们将会进⾏详细讲解。

事实上，旁路电容的这两个基本功能在某种意义上来讲是完全统⼀的：你可以认为旁路电容的储能为⾼频开关切换（充电）提供瞬间电荷，从⽽避免开关产⽣的⾼频噪声向距离芯⽚更远的⽅向扩散，因为开关切换需要的能量已经在靠近芯⽚的旁路电容中获取到了，你也可以认为旁路电容提供了⾼频噪声电流的低阻抗路径，从⽽避免了⾼频开关时需要向更远的电源索取瞬间电荷能量。

有⼀定经验的⼯程师都会发现：旁路电容的容值⼤多数为0.1uF（100nF），这也是数字电路中最常见的，如下图所⽰为FPGA芯⽚的旁路电容：
那这个值是怎么来的呢？这⼀节我们就来讨论⼀下这个问题。

前⾯已经提到过，实际的电容器都有⾃谐振频率，考虑到这个因素，作为数字电路旁路电容的容量⼀般不超过 1uF，当然，容量太⼩也不⾏，因为储存的电荷⽆法满⾜开关切换时瞬间要求的电荷，那旁路电容的容量到底应该⾄少需要多⼤呢？我们⽤最简单的反相器逻辑芯⽚（74HC04）实例计算⼀下就知道了。

实际芯⽚的每个逻辑门基本结构如下图所⽰（以下均来⾃Philips 74HC04数据⼿册）
⽽每个CMOS反相器的基本结构如下图所⽰（具体参考⽂章【逻辑门（1）】）：
每个逻辑⾮门（Gate）由三个反相器串联组成，如下图所⽰（芯⽚为什么会这样设计可参考⽂章“逻辑门”）：
上图中，C I表⽰芯⽚信号引脚的输⼊电容（Input capacitance），C L表⽰输出负载电容（Output Load capacitance）。

对于每⼀级反相器，后⼀级反相器的输⼊电容C I即作为前⼀级开关的输出负载电容，当然，反相器开关本⾝也会有⼀定的输出寄⽣电容，它们也包含在C L内，⼀个逻辑⾮门（包含三个反相器）的所有等效负载电容就是内部逻辑阵列开关在切换时需要向电源VDD索取能量的来源（换⾔之，开关切换时需要对这个等效负载电容进⾏充放电操作），这个逻辑阵列开关等效电容在数据⼿册中通常⽤C PD（power dissipation capacitance per gate）表⽰，如下图所⽰：
注意：在这个数据⼿册中，C PD是⼀个逻辑⾮门（Per Gate）的开关等效电容。

在74HC04芯⽚中，C PD就相当于是C L1、C L2、C L3的等效电容（不⼀定是简单的相加），⽽C L4取决于芯⽚外接负载，因此，我们也可以将电路等效如下图所⽰：
有⼈问：这个公式怎么来的？权威么？我书读得少，不要骗我！数据⼿册中有呀，如下图所⽰：
上图中的公式分成了两个部分，但结构是⼀模⼀样的，前⾯⼀部分与我们给出的公式是相同的，表⽰芯⽚内部逻辑阵列开关等效负载电容
C PD的功耗，⽽后⼀部分与芯⽚外接负载CL有关（也称之为等效IO开关电容），输出引脚IO连接有多少个负载，就将相应负载电容C L的功
耗全部计算起来，如下图所⽰：
有⼈问：输⼊电容C I就不计算进去吗？乖乖，对于芯⽚输出引脚连接的负载⽽⾔，负载的输⼊电容C I就是引脚的等效负载电容C L呀，输出负载连接（并联）越多，则等效负载电容C L就越⼤，消耗的功率也就越⼤，如下图所⽰：
⼀般⽽⾔，C L（C I）值是总是相对容易找到的，数据⼿册中通常都会有，因为输出连接什么负载你肯定是知道的，但C PD却不⼀定在数据⼿册能查得到，因此，我们在计算芯⽚的功耗时可能会分为芯⽚内与芯⽚外两个部分。

最基础的数据计算⽅法我们已经知道了，有两种⽅法可以估算旁路电容的最⼩容量：
第⼀种计算⽅法思路：逻辑阵列开关等效电容（C PD）需要获取⾜够的电荷能量，那芯⽚的旁路电容的容量必定不能⽐芯⽚总C PD更⼩，通常旁路电容的容量⽐芯⽚总C PD⼤25～100倍，我们称其为旁路电容倍乘系数（bypass capacitor multiplier，这⾥取个中间数50），由于74HC04包含六个逻辑⾮门，从数据⼿册上也可以查到C PD约为21pF，因此，芯⽚总C PD应为21pF×6=126pF，再考虑到50倍的旁路电容系数，旁路电容的容量必须要⼤于126pF×50=6.3nF。

以上计算的是芯⽚输出未连接负载的情况，假设反相器后⾯并接了10个逻辑⾮门（CMOS门电路的扇出系数⼀般为20～25），则此时等效电路如下图所⽰：
对于门1 来说，此时芯⽚的输出负载电容C L=10×C I=10×7pF=70pF，对于整个系统⽽⾔，这个C L也可以算是门1的逻辑阵列开关等效电容，因为从图上可以看出，它消耗的是门1的电源能量（⽽不是门2～门11），这样根据上述同样的算法，门1外接旁路电容的容量⾄少应为（21pF+70pF）×50=4.55nF，当然，这只是⼀个逻辑⾮门的计算结果，如果芯⽚中其它5个⾮门也是同样的负载连接，则需要的旁路电容容量⾄少应为4.55nF×6=27.3nF，在考虑到电路设计裕量情况下，我们可以直接选择100nF的旁路电容。

那功耗P D计算的意义在哪⾥？前⾯我们是⾛了狗屎运，芯⽚够简单，所以数据⼿册⾥提供了C PD的具体值，但更多的应⽤场合下是没有办法直接获取这个值的，我们看看更⼤规模集成芯⽚的情况。