S3C44B0X体系结构及接口功能
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1024×4096，等等 最大虚拟屏幕大小（彩色模式）：4096×1024，2048×2048，
1024×4069 等 －支持黑白，4 级灰度和16 级灰度； －支持STN 型256 级色彩LCD 显示屏； －支持低功耗模式（SL_IDLE 模式）。
LCD接口
➢ LCD控制器框图
System BUs
REGBANK
TIMEGEN
LCDCDMA
VIDPRCS
VCLK VLINE
VFRAME
VM
VD[3:0] VD[7:4]
S3C44B0X接口简介
➢ A/D接口
A/D转换器是模拟信号和CPU之间联系的接口，它的任 务就是将连续变化的模拟信号转换为数字信号，以便 计算机和数字系统进行处理，存储，控制和显示。
LCD接口
➢ LCD 控制器的主要特性：
－支持彩色/灰度/黑白LCD 屏； －支持3 种显示类型LCD 屏：4 位双扫描，4 位单扫描，8 位单扫
描显示类型； －支持多种虚拟显示屏。（支持硬件方式的水平/垂直滚动）； －采用系统存储器作为显示缓冲区存储器； －专门的DMA 操作用于支持图像数据的获取； －支持多种屏幕大小： 典型的屏幕尺寸：640×480，320×240，2048×2048，
• 8个存储器中，Bank0~Bank5可支持ROM、SRAM；Bank6、 Bank7可支持ROM、SRAM和FP/EDO/SDRAM等，Bank6和 Bank7存贮容量大小相同；
• 7个存储器的起始地址固定，1个存储器的起始地址可变。（即 第8个可变）
S3C44B0X接口简介
➢ 存储器接口
S3C44B0X 具有一个输入引脚ENDIAN，处理 器通过它的输入逻辑电平来确定数据类型是小 端还是大端：0:小端 1:大端，逻辑电平在复位 期间由该管脚的上拉或下拉电阻确定。
S3C44B0X体系结构及接口功能
S3C44B0X体系结构及接口 功能
1. S3C44B0X简介 2. S3C44B0X的体系结构 3. 存储器、UART、LCD、A/D、 I2C、I2S、SOI等接口功能
S3C44BOX简介
SAMSUNG公司推出的16/32位RISC处 理器S3C44BOX为手持设备和一般应用提 供了高性价比和高性能的微控制器解决方 案。S3C44BOX采用0.25umCMOS工艺， 适合对成本敏感和功耗敏感的场合。其采 用了ARM7TDMI（66Hz）内核和新的总线 结构SAMBAII（Samsung arm cpu 嵌入 式控制器总线结构）
存储器接口
➢ 单字节的Boot ROM 设计：
存储器接口
➢ 用字节EEPROM/FLASH 设计半字Boot ROM：
存储器接口
➢ 用半字EEPROM/FLASH 设计半字BOOT ROM：
存储器接口
➢ 用字节EEPROM/FLASH 设计的字Boot ROM
存储器接口
➢ 编译和烧写用字节EEPROM/Flash 设计的字ROM映像时，
A/D接口
➢ 主要特性是：
－分辨率：10 位； －微分线性度误差：±1 LSB －积分线性度误差：±2 LSB（最大±3 LSB） －最大转换速率： 100KSPS －输入电压范围：0－2.5V －输入带宽：0－100Hz（不具备采样保持(S/H)电路） －低功耗
S3C44B0X接口简介
➢ IIC总线接口
IIC是一种串行数据传输的标准总线，可将支持串行通 信的外围设备连接在一起。S3C44B0X 处理器支持多 主模式的I2C 总线串行接口。S3C44B0X 采用专门的 串行数据线（SDA）和串行时钟线（SCL），与总线 上的其它外设传输信息，它们都是连在IIC总线上。 SDA和SCL线都是双向的。
S3C44BOX的体系结构
➢ Thumb 代码压缩机，最大化代码密度同时 保持了32 位指令的性能
Thumb指令集(T)
• 32位ARM指令集的子集，按16位指令重新编码 ， 如图2.2所示
• 在增加Thumb指令集后，ARM7T的指令流水线发生 了变化，如图2.3所示
• Thumb指令的解压缩和解码过程如图2.4所示
S3C44BOX简介
➢ ARM7TDMI名称的具体含义：
T：16位压缩指令集 D：在片调试支持，允许处理器响应调试请求
暂停 M：增强型乘法器，可提供32位数相乘而直接
产生64位结果 I：嵌入式ICE硬件提供片上断点和调试点支持
S3C44BOX通过提供全面的、通用的片上外设， 大大减少了系统中除处理器以外的元器件配置，从而使 系统的成本大为降低。
基于JTAG的ARM内核调试通道，具有典型的ICE（In－ Circuit Emulator）功能，包含有Embedded ICE模块的基于 ARM的SoC芯片通过JTAG调试端口与主计算机连接。通过 配置，支持正常的断点、观察点以及处理器核系统状态的访 问，完成调试。
S3C44BOX的体系结构
S3C44B0X接口简介
➢ 存储器接口
S3C44BOX的存储系统具有以下一些主要特性：
• 支持数据存储的大、小端选择（通过外部引脚进行选择）；有 大端模式和小端模式。
• 地址空间具有8个存储体，每个存储体可达32MB，总共可达到 256MB；
• 对所有存储体的访问大小均可进行改变（8位/16位/32位）， 总线宽度可编程；
➢ 支持收发时握手模式。
S3C44B0X接口简介
➢ LCD接口
LCD是S3C44B0X和用户的交互接口。S3C44B0X 内 置LCD 控制器可以支持规格为每像素2 位（4 级灰度） 或每像素4 位（16级灰度）的黑白LCD。也可以支持每 像素8 位（256 级颜色）的彩色LCD 屏。LCD 控制器 可以通过编程支持不同LCD 屏的要求，例如行和列像 素数，数据总线宽度，接口时序和刷新频率等。LCD 控制器的主要的工作，是将定位在系统存储器中的显 示缓冲区中的LCD 图像数据传送到外部LCD 驱动器。
在多主IIC模式下，多个S3C44BOX RISC微处理器可 从设备接受数据或传送数据到设备。启动数据传送给 IIC总线的主设备也负责终止数据的传送。S3C44BOX 中的IIC总线使用了标准的优先级仲裁过程。
IIC总线接口
➢ 当IIC空闲时，SDA和SCL线应该都处于高电平。 SDA由高电平到低电平的转变能够产生启动条件； 当SCL在高电平保持稳定时，SDA由低电平到高 电平的转变能够产生停止条件。
S3C44B0X体系结构及接口 功能
1. S3C44B0X简介 2. S3C44B0X的体系结构 3. 存储器、UART、LCD、A/D、 I2C、I2S、SOI等接口功能
S3C44BOX的体系结构
➢ ARM7TDMI处理器内核强大的指令体系
除了具有ARM核基本指令功能外，还增加了以下功能： 符号化和非符号化半字及符号化字节的存/取指令 增加了16位Thumb指令集 完善了软件中断SWI指令的功能 处理器系统模式引进特权方式时使用用户寄存器操作 把一些未使用的指令空间捕获为未定义指令
➢ 体系结构图 S3C44BOX结构如图2.5所示。
➢ 引脚介绍 S3C44BOX引脚分布如图2.6所示。
➢ 引脚信号描述如表2.1所示。
S3C44B0X体系结构及接口 功能
1. S3C44B0X简介 2. S3C44B0X的体系结构 3. 存储器、UART、LCD、A/D、 I2C、I2S、SOI等接口功能
Thumb状态之间切换：
S3C44BOX的体系结构
➢ 基于JTAG 的片上集成ICE 调试支持解决方案
JTAG仿真器，也称为JTAG的在线调试器ICD（In－Circuit Debugger），是通过ARM芯片的JTAG边界扫描口进行调试 的设备。JTAG仿真器连接比较方便，实现价格也比较偏移， 是通过现有的JTAG边界扫描口与ARM CPU核通信，实现了 完全非插入式调试，不使用片上资源，不需要目标存储器， 不占用目标系统的任何端口。
➢（8）外部存储控制器（片选逻辑，FP/EDO/SDRAM 控制器）； ➢（9）5个PWM定时器和1通道内部定时器； ➢（10）看门狗定时器； ➢（11）71个通用I/O口； ➢（12）8个外部中断源； ➢（13）具有日历功能的RTC； ➢（14）8通道10位ADC； ➢（15）1个多主IIC总线控制器； ➢（16）1个通道IIS总线控制器； ➢（17）片上PLL时钟产生器。
存储器接口
➢ 下面以Boot ROM设计为例介绍S3C44BOX 存储器的接口设计 ：
• BOOT ROM 在地址上位于ARM 处理器的Bank0 区， 当系统复位时，S3C44B0X 访问地址0x00000000， 在复位后S3C44B0X 必须做一些系统变量的配置， 因此这段特殊的代码（BOOT ROM 映像）应当位 于地址为0x00000000 处，启动ROM 可以由不同宽 度的数据总线，总线宽度是受OM[1：0]引脚控制的。 如图3.1所示
被接收的数据也同样从数据接收端口 （RxDn）移位输入到移位寄存器，然后拷 贝到FIFO中。
特性：
➢ RxD0，TxD0，RxD1，TxD1 可以以中断 模式或 DMA模式工作；
➢ UART 通道 0 符合 IrDA 1.0 要求，且具有 16 字节的 FIFO；
➢ UART 通道 1 符合 IrDA 1.0 要求，且具有 16 字节的 FIFO；
S3C44BOX的体系结构
➢ Thumb 代码压缩机
这样ARM7TDMI就有两种工作状态:
• ARM - 32-bit, 按字排列的ARM指令集 • Thumb -16-bit, 按半字排列的Thumb指令集
可以通过将程序计数器R15（PC）的第0为置0或1，并 调用BX指令(分支交换指令）是处理器在ARM状态和
备）； • 处理计算机与外部示:每个UART包含一个波特率 产生器,发送器,接收器和控制单元。波特率 发生器以MCLK作为时钟源。发送器和接收 器包含16字节的FIFOs和移位寄存器。
被发送的数据，首先被写入FIFO，再拷 贝到发送移位寄存器，然后它从数据输出端 口（TxDn）依次被移位输出。
S3C44B0X 具有8 路模拟信号输入的10 位模/数转换器 （ADC），它是一个逐次逼近型的ADC，内部结构中 包括模拟输入多路复用器，自动调零比较器，时钟产 生器，10 位逐次逼近寄存器（SAR），输出寄存器。 这个ADC 还提供可编程选择的睡眠模式，以节省功耗。
A/D接口
➢ S3C44B0X 内部ADC 结构图
• 将计算机内部传送过来的并行数据转换为输出的的串行数据流； • 将计算机外部传送过来的串行数据转换为字节，供计算机内部
使用并行数据的器件使用； • 在输出的串行数据流中加入奇偶校验位，并对从外部接收的
数据流进行奇偶校验； • 在输出数据流中加入启/停标记，并从接收数据流中删除启/停
标记； • 处理由键盘或鼠标发出的中断信号（键盘和鼠标也是串行设
可以分成四个映像文件：
S3C44B0X接口简介
➢ UART接口
URAT（Universal Asynchronous Receiver/Transmitter） 通用异步收发器是用于控制计算机与串行设备的接口。 它提供RS－232C数据终端设备接口，这样计算机就可 以和调制解调器或其他使用RS－232C接口的串行设备 通信了。作为接口的一部分，UART还提供以下功能：
S3C44BOX集成的各种片上功能如下： ➢ （1）2.5V ARM7TDMI内核，带有8KB Cache； ➢ （2）可选的内部SRAM； ➢ （3）LCD控制器（最大支持256色DSTN，LCD具 有专用DMA）； ➢ （4）2通道UART带有握手协议（支持IrDA1.0， 具有16-byte FIFO）； ➢ （5）1通道SIO； ➢ （6）2个通用DMA； ➢ （7）2个外设用DMA，具有外部请求引脚；
➢ 启动和停止条件一般由主设备产生。启动条件产 生后，被放到总线上的第一个数据字节的7位地址 值能够决定总线主设备所选择的从设备，第8位决 定了传送的方向（读或写）
1024×4069 等 －支持黑白，4 级灰度和16 级灰度； －支持STN 型256 级色彩LCD 显示屏； －支持低功耗模式（SL_IDLE 模式）。
LCD接口
➢ LCD控制器框图
System BUs
REGBANK
TIMEGEN
LCDCDMA
VIDPRCS
VCLK VLINE
VFRAME
VM
VD[3:0] VD[7:4]
S3C44B0X接口简介
➢ A/D接口
A/D转换器是模拟信号和CPU之间联系的接口，它的任 务就是将连续变化的模拟信号转换为数字信号，以便 计算机和数字系统进行处理，存储，控制和显示。
LCD接口
➢ LCD 控制器的主要特性：
－支持彩色/灰度/黑白LCD 屏； －支持3 种显示类型LCD 屏：4 位双扫描，4 位单扫描，8 位单扫
描显示类型； －支持多种虚拟显示屏。（支持硬件方式的水平/垂直滚动）； －采用系统存储器作为显示缓冲区存储器； －专门的DMA 操作用于支持图像数据的获取； －支持多种屏幕大小： 典型的屏幕尺寸：640×480，320×240，2048×2048，
• 8个存储器中，Bank0~Bank5可支持ROM、SRAM；Bank6、 Bank7可支持ROM、SRAM和FP/EDO/SDRAM等，Bank6和 Bank7存贮容量大小相同；
• 7个存储器的起始地址固定，1个存储器的起始地址可变。（即 第8个可变）
S3C44B0X接口简介
➢ 存储器接口
S3C44B0X 具有一个输入引脚ENDIAN，处理 器通过它的输入逻辑电平来确定数据类型是小 端还是大端：0:小端 1:大端，逻辑电平在复位 期间由该管脚的上拉或下拉电阻确定。
S3C44B0X体系结构及接口功能
S3C44B0X体系结构及接口 功能
1. S3C44B0X简介 2. S3C44B0X的体系结构 3. 存储器、UART、LCD、A/D、 I2C、I2S、SOI等接口功能
S3C44BOX简介
SAMSUNG公司推出的16/32位RISC处 理器S3C44BOX为手持设备和一般应用提 供了高性价比和高性能的微控制器解决方 案。S3C44BOX采用0.25umCMOS工艺， 适合对成本敏感和功耗敏感的场合。其采 用了ARM7TDMI（66Hz）内核和新的总线 结构SAMBAII（Samsung arm cpu 嵌入 式控制器总线结构）
存储器接口
➢ 单字节的Boot ROM 设计：
存储器接口
➢ 用字节EEPROM/FLASH 设计半字Boot ROM：
存储器接口
➢ 用半字EEPROM/FLASH 设计半字BOOT ROM：
存储器接口
➢ 用字节EEPROM/FLASH 设计的字Boot ROM
存储器接口
➢ 编译和烧写用字节EEPROM/Flash 设计的字ROM映像时，
A/D接口
➢ 主要特性是：
－分辨率：10 位； －微分线性度误差：±1 LSB －积分线性度误差：±2 LSB（最大±3 LSB） －最大转换速率： 100KSPS －输入电压范围：0－2.5V －输入带宽：0－100Hz（不具备采样保持(S/H)电路） －低功耗
S3C44B0X接口简介
➢ IIC总线接口
IIC是一种串行数据传输的标准总线，可将支持串行通 信的外围设备连接在一起。S3C44B0X 处理器支持多 主模式的I2C 总线串行接口。S3C44B0X 采用专门的 串行数据线（SDA）和串行时钟线（SCL），与总线 上的其它外设传输信息，它们都是连在IIC总线上。 SDA和SCL线都是双向的。
S3C44BOX的体系结构
➢ Thumb 代码压缩机，最大化代码密度同时 保持了32 位指令的性能
Thumb指令集(T)
• 32位ARM指令集的子集，按16位指令重新编码 ， 如图2.2所示
• 在增加Thumb指令集后，ARM7T的指令流水线发生 了变化，如图2.3所示
• Thumb指令的解压缩和解码过程如图2.4所示
S3C44BOX简介
➢ ARM7TDMI名称的具体含义：
T：16位压缩指令集 D：在片调试支持，允许处理器响应调试请求
暂停 M：增强型乘法器，可提供32位数相乘而直接
产生64位结果 I：嵌入式ICE硬件提供片上断点和调试点支持
S3C44BOX通过提供全面的、通用的片上外设， 大大减少了系统中除处理器以外的元器件配置，从而使 系统的成本大为降低。
基于JTAG的ARM内核调试通道，具有典型的ICE（In－ Circuit Emulator）功能，包含有Embedded ICE模块的基于 ARM的SoC芯片通过JTAG调试端口与主计算机连接。通过 配置，支持正常的断点、观察点以及处理器核系统状态的访 问，完成调试。
S3C44BOX的体系结构
S3C44B0X接口简介
➢ 存储器接口
S3C44BOX的存储系统具有以下一些主要特性：
• 支持数据存储的大、小端选择（通过外部引脚进行选择）；有 大端模式和小端模式。
• 地址空间具有8个存储体，每个存储体可达32MB，总共可达到 256MB；
• 对所有存储体的访问大小均可进行改变（8位/16位/32位）， 总线宽度可编程；
➢ 支持收发时握手模式。
S3C44B0X接口简介
➢ LCD接口
LCD是S3C44B0X和用户的交互接口。S3C44B0X 内 置LCD 控制器可以支持规格为每像素2 位（4 级灰度） 或每像素4 位（16级灰度）的黑白LCD。也可以支持每 像素8 位（256 级颜色）的彩色LCD 屏。LCD 控制器 可以通过编程支持不同LCD 屏的要求，例如行和列像 素数，数据总线宽度，接口时序和刷新频率等。LCD 控制器的主要的工作，是将定位在系统存储器中的显 示缓冲区中的LCD 图像数据传送到外部LCD 驱动器。
在多主IIC模式下，多个S3C44BOX RISC微处理器可 从设备接受数据或传送数据到设备。启动数据传送给 IIC总线的主设备也负责终止数据的传送。S3C44BOX 中的IIC总线使用了标准的优先级仲裁过程。
IIC总线接口
➢ 当IIC空闲时，SDA和SCL线应该都处于高电平。 SDA由高电平到低电平的转变能够产生启动条件； 当SCL在高电平保持稳定时，SDA由低电平到高 电平的转变能够产生停止条件。
S3C44B0X体系结构及接口 功能
1. S3C44B0X简介 2. S3C44B0X的体系结构 3. 存储器、UART、LCD、A/D、 I2C、I2S、SOI等接口功能
S3C44BOX的体系结构
➢ ARM7TDMI处理器内核强大的指令体系
除了具有ARM核基本指令功能外，还增加了以下功能： 符号化和非符号化半字及符号化字节的存/取指令 增加了16位Thumb指令集 完善了软件中断SWI指令的功能 处理器系统模式引进特权方式时使用用户寄存器操作 把一些未使用的指令空间捕获为未定义指令
➢ 体系结构图 S3C44BOX结构如图2.5所示。
➢ 引脚介绍 S3C44BOX引脚分布如图2.6所示。
➢ 引脚信号描述如表2.1所示。
S3C44B0X体系结构及接口 功能
1. S3C44B0X简介 2. S3C44B0X的体系结构 3. 存储器、UART、LCD、A/D、 I2C、I2S、SOI等接口功能
Thumb状态之间切换：
S3C44BOX的体系结构
➢ 基于JTAG 的片上集成ICE 调试支持解决方案
JTAG仿真器，也称为JTAG的在线调试器ICD（In－Circuit Debugger），是通过ARM芯片的JTAG边界扫描口进行调试 的设备。JTAG仿真器连接比较方便，实现价格也比较偏移， 是通过现有的JTAG边界扫描口与ARM CPU核通信，实现了 完全非插入式调试，不使用片上资源，不需要目标存储器， 不占用目标系统的任何端口。
➢（8）外部存储控制器（片选逻辑，FP/EDO/SDRAM 控制器）； ➢（9）5个PWM定时器和1通道内部定时器； ➢（10）看门狗定时器； ➢（11）71个通用I/O口； ➢（12）8个外部中断源； ➢（13）具有日历功能的RTC； ➢（14）8通道10位ADC； ➢（15）1个多主IIC总线控制器； ➢（16）1个通道IIS总线控制器； ➢（17）片上PLL时钟产生器。
存储器接口
➢ 下面以Boot ROM设计为例介绍S3C44BOX 存储器的接口设计 ：
• BOOT ROM 在地址上位于ARM 处理器的Bank0 区， 当系统复位时，S3C44B0X 访问地址0x00000000， 在复位后S3C44B0X 必须做一些系统变量的配置， 因此这段特殊的代码（BOOT ROM 映像）应当位 于地址为0x00000000 处，启动ROM 可以由不同宽 度的数据总线，总线宽度是受OM[1：0]引脚控制的。 如图3.1所示
被接收的数据也同样从数据接收端口 （RxDn）移位输入到移位寄存器，然后拷 贝到FIFO中。
特性：
➢ RxD0，TxD0，RxD1，TxD1 可以以中断 模式或 DMA模式工作；
➢ UART 通道 0 符合 IrDA 1.0 要求，且具有 16 字节的 FIFO；
➢ UART 通道 1 符合 IrDA 1.0 要求，且具有 16 字节的 FIFO；
S3C44BOX的体系结构
➢ Thumb 代码压缩机
这样ARM7TDMI就有两种工作状态:
• ARM - 32-bit, 按字排列的ARM指令集 • Thumb -16-bit, 按半字排列的Thumb指令集
可以通过将程序计数器R15（PC）的第0为置0或1，并 调用BX指令(分支交换指令）是处理器在ARM状态和
备）； • 处理计算机与外部示:每个UART包含一个波特率 产生器,发送器,接收器和控制单元。波特率 发生器以MCLK作为时钟源。发送器和接收 器包含16字节的FIFOs和移位寄存器。
被发送的数据，首先被写入FIFO，再拷 贝到发送移位寄存器，然后它从数据输出端 口（TxDn）依次被移位输出。
S3C44B0X 具有8 路模拟信号输入的10 位模/数转换器 （ADC），它是一个逐次逼近型的ADC，内部结构中 包括模拟输入多路复用器，自动调零比较器，时钟产 生器，10 位逐次逼近寄存器（SAR），输出寄存器。 这个ADC 还提供可编程选择的睡眠模式，以节省功耗。
A/D接口
➢ S3C44B0X 内部ADC 结构图
• 将计算机内部传送过来的并行数据转换为输出的的串行数据流； • 将计算机外部传送过来的串行数据转换为字节，供计算机内部
使用并行数据的器件使用； • 在输出的串行数据流中加入奇偶校验位，并对从外部接收的
数据流进行奇偶校验； • 在输出数据流中加入启/停标记，并从接收数据流中删除启/停
标记； • 处理由键盘或鼠标发出的中断信号（键盘和鼠标也是串行设
可以分成四个映像文件：
S3C44B0X接口简介
➢ UART接口
URAT（Universal Asynchronous Receiver/Transmitter） 通用异步收发器是用于控制计算机与串行设备的接口。 它提供RS－232C数据终端设备接口，这样计算机就可 以和调制解调器或其他使用RS－232C接口的串行设备 通信了。作为接口的一部分，UART还提供以下功能：
S3C44BOX集成的各种片上功能如下： ➢ （1）2.5V ARM7TDMI内核，带有8KB Cache； ➢ （2）可选的内部SRAM； ➢ （3）LCD控制器（最大支持256色DSTN，LCD具 有专用DMA）； ➢ （4）2通道UART带有握手协议（支持IrDA1.0， 具有16-byte FIFO）； ➢ （5）1通道SIO； ➢ （6）2个通用DMA； ➢ （7）2个外设用DMA，具有外部请求引脚；
➢ 启动和停止条件一般由主设备产生。启动条件产 生后，被放到总线上的第一个数据字节的7位地址 值能够决定总线主设备所选择的从设备，第8位决 定了传送的方向（读或写）