IC模拟版图设计ppt课件
合集下载
模拟ic模块设计38页PPT
Thank you
ห้องสมุดไป่ตู้
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂，怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
模拟ic模块设计
1、合法而稳定的权力在使用得当时很 少遇到 抵抗。 ——塞 ·约翰 逊 2、权力会使人渐渐失去温厚善良的美 德。— —伯克
3、最大限度地行使权力总是令人反感 ；权力 不易确 定之处 始终存 在着危 险。— —塞·约翰逊 4、权力会奴化一切。——塔西佗
5、虽然权力是一头固执的熊，可是金 子可以 拉着它 的鼻子 走。— —莎士 比
ห้องสมุดไป่ตู้
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂，怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
模拟ic模块设计
1、合法而稳定的权力在使用得当时很 少遇到 抵抗。 ——塞 ·约翰 逊 2、权力会使人渐渐失去温厚善良的美 德。— —伯克
3、最大限度地行使权力总是令人反感 ；权力 不易确 定之处 始终存 在着危 险。— —塞·约翰逊 4、权力会奴化一切。——塔西佗
5、虽然权力是一头固执的熊，可是金 子可以 拉着它 的鼻子 走。— —莎士 比
模拟集成电路版图基础62页PPT
模拟集成电路版图基础
6
、
露
凝
无
游
氛
，
天
高
风
景
澈
Байду номын сангаас
。
7、翩翩新 来燕，双双入我庐 ，先巢故尚在，相 将还旧居。
8
、
吁
嗟
身
后
名
，
于
我
若
浮
烟
。
9、 陶渊 明（ 约 365年 —427年 ），字 元亮， （又 一说名 潜，字 渊明 ）号五 柳先生 ，私 谥“靖 节”， 东晋 末期南 朝宋初 期诗 人、文 学家、 辞赋 家、散
文 家 。汉 族 ，东 晋 浔阳 柴桑 人 （今 江西 九江 ） 。曾 做过 几 年小 官， 后辞 官 回家 ，从 此 隐居 ，田 园生 活 是陶 渊明 诗 的主 要题 材， 相 关作 品有 《饮 酒 》 、 《 归 园 田 居 》 、 《 桃花 源 记 》 、 《 五 柳先 生 传 》 、 《 归 去来 兮 辞 》 等 。
1
0
、
倚
南
窗
以
寄
傲
，
审
容
膝
之
易
安
。
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
6
、
露
凝
无
游
氛
，
天
高
风
景
澈
Байду номын сангаас
。
7、翩翩新 来燕，双双入我庐 ，先巢故尚在，相 将还旧居。
8
、
吁
嗟
身
后
名
，
于
我
若
浮
烟
。
9、 陶渊 明（ 约 365年 —427年 ），字 元亮， （又 一说名 潜，字 渊明 ）号五 柳先生 ，私 谥“靖 节”， 东晋 末期南 朝宋初 期诗 人、文 学家、 辞赋 家、散
文 家 。汉 族 ，东 晋 浔阳 柴桑 人 （今 江西 九江 ） 。曾 做过 几 年小 官， 后辞 官 回家 ，从 此 隐居 ，田 园生 活 是陶 渊明 诗 的主 要题 材， 相 关作 品有 《饮 酒 》 、 《 归 园 田 居 》 、 《 桃花 源 记 》 、 《 五 柳先 生 传 》 、 《 归 去来 兮 辞 》 等 。
1
0
、
倚
南
窗
以
寄
傲
，
审
容
膝
之
易
安
。
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
集成电路版图设计基础第五章：模拟IC版图
电源分布是版图设计中非常重要 的一个环节，它涉及到如何合理 地分布电源网络，以保证电路的
稳定性和性能。
常用的电源分布技术包括电源网 格、电源岛和电源总线等，这些 技术可以有效减小电源网络的阻
抗和减小电压降。
热设计
在模拟IC版图设计中，热设计 是一个不可忽视的环节，它涉 及到如何有效地散热和防止热 失效。
验证与测试
功能验证
通过仿真测试或实际测试，验证版图实现的电路功能是 否正确。
时序验证
检查电路时序是否满足设计要求，确保电路正常工作。
ABCD
性能测试
对版图实现的电路进行性能测试，包括参数、频率、功 耗等方面的测试。
可测性、可维护性和可靠性测试
对版图进行测试，验证其在测试、维修和可靠性方面的 表现是否符合要求。
02
模拟IC版图设计流程
电路设计
确定设计目标
根据项目需求，明确电路 的功能、性能指标和限制 条件。
选择合适的工艺
根据电路需求，选择合适 的工艺制程，确保电路性 能和可靠性。
电路原理图设计
使用电路设计软件，根据 电路功能和性能要求，设 计电路原理图。
参数提取与仿真验证
对电路原理图进行仿真验 证，提取关键参数，确保 电路性能满足设计要求。
版图布局
确定版图布局方案
模块划分与放置
根据电路原理图和工艺制程要求，确定合 理的版图布局方案。
将电路原理图划分为若干个模块，合理放 置在版图上，确保模块间的连接关系清晰 、简洁。
电源与地线设计
考虑可测性、可维护性和可靠性
合理规划电源和地线的分布，降低电源和 地线阻抗，提高电路性能。
在版图布局时，应考虑测试、维修和可靠 性等方面的需求。
IC版图设计-tanner软件基本操作知识PPT课件
ic版图设计-tanner软件基 本操作知识ppt课件
• 引言 • Tanner软件介绍 • 基本操作流程 • 高级功能应用 • 常见问题及解决方案 • 总结与展望
01
引言
主题简介
Tanner软件是一款广泛用于集成电 路版图设计的工具，具有强大的功能 和灵活性。
该软件提供了完整的解决方案，从电 路设计到版图生成，再到DRC/LVS检 查，都可以在Tanner软件中完成。
参与实际项目实践
计划参与更多的实际项目，将所学知识应用于实 践中，不断总结经验，提高自己的设计水平。
THANKS
感谢观看
详细描述
这可能是由于原理图文件格式不兼容或文件损坏所致。解 决方案是确保原理图文件格式与软件兼容，并使用正确的 版本打开。如果文件损坏，尝试使用其他原理图软件打开 并保存为兼容格式。
总结词
导入的原理图无法正确匹配到软件中的元件库。
详细描述
这可能是由于原理图中的元件名称与软件中的元件库不匹 配所致。解决方案是手动将原理图中的元件名称与软件中 的元件库进行匹配，或使用软件的自动匹配功能，根据元 件的电气特性进行匹配。
总结词
导入的原理图布局与预期不符。
详细描述
这可能是由于原理图布局工具的使用不当或导入设置不正 确所致。解决方案是检查导入设置，确保按照预期进行布 局。如果布局不正确，可以使用软件的布局调整工具进行 手动调整。
布局布线时的问题
总结词
在布局布线过程中，可能会出现元件重叠或无法连接的问 题。
详细描述
这可能是由于元件放置不当或布线工具使用不当所致。解 决方案是手动调整元件位置，确保元件不重叠且易于连接 。同时，检查布线工具的设置，确保按照预期进行布线。
自动布局布线的优点
• 引言 • Tanner软件介绍 • 基本操作流程 • 高级功能应用 • 常见问题及解决方案 • 总结与展望
01
引言
主题简介
Tanner软件是一款广泛用于集成电 路版图设计的工具，具有强大的功能 和灵活性。
该软件提供了完整的解决方案，从电 路设计到版图生成，再到DRC/LVS检 查，都可以在Tanner软件中完成。
参与实际项目实践
计划参与更多的实际项目，将所学知识应用于实 践中，不断总结经验，提高自己的设计水平。
THANKS
感谢观看
详细描述
这可能是由于原理图文件格式不兼容或文件损坏所致。解 决方案是确保原理图文件格式与软件兼容，并使用正确的 版本打开。如果文件损坏，尝试使用其他原理图软件打开 并保存为兼容格式。
总结词
导入的原理图无法正确匹配到软件中的元件库。
详细描述
这可能是由于原理图中的元件名称与软件中的元件库不匹 配所致。解决方案是手动将原理图中的元件名称与软件中 的元件库进行匹配，或使用软件的自动匹配功能，根据元 件的电气特性进行匹配。
总结词
导入的原理图布局与预期不符。
详细描述
这可能是由于原理图布局工具的使用不当或导入设置不正 确所致。解决方案是检查导入设置，确保按照预期进行布 局。如果布局不正确，可以使用软件的布局调整工具进行 手动调整。
布局布线时的问题
总结词
在布局布线过程中，可能会出现元件重叠或无法连接的问 题。
详细描述
这可能是由于元件放置不当或布线工具使用不当所致。解 决方案是手动调整元件位置，确保元件不重叠且易于连接 。同时，检查布线工具的设置，确保按照预期进行布线。
自动布局布线的优点
集成电路模拟版图设计基础106页PPT
第四部分：版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分：了解版图
PMOS版图
第二部分：版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS，PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分：版图设计基础
2）它需要设计者具有电路系统原理与工艺制造方面的基 本知识，设计出一套符合设计规则的“正确”版图也 许并不困难，但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分：了解版图
3. 版图的工具：
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分：了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分：版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分：版图设计基础
IC模拟版图设计(共105张PPT)
1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环
节，它不仅关系到集成电路的功能是否正确，而且也会极大程
度地影响集成电路的性能、成本与功耗。 2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，
设计出一套符合设计规则的“正确”版图也许并不困难，但 是设计出最大程度体现高性能、低功耗、低成本、能实际可
4. LVS文件
4.4 layer mapping:
1) 右图描述了文件
的层次定义、层次描述 及gds代码；
2) Map文件
是工艺转换之间的一个 桥梁。
4. LVS文件
4.5 Logic operation:
定义了文件层次的 逻辑运算。
4. LVS文件
4.6 DefinedDevices:
右图定义器件 端口及器件逻辑运算。
1. 模拟版图和数字版图的首要目标
2. 首先考虑的三个问题
3. 匹配 4. 寄生效应
5. 噪声
6. 布局规划
7. ESD 8. 封装
第一部分：了解版图
1. 版图的定义 2. 版图的意义
3. 版图的工具
4. 版图的设计流程
第一部分：了解版图
1. 版图的定义：版图是在掩膜制造产品上实现 电
路功能且满足电路功耗、性能等，从版图上减
单位电阻电容彼此靠近方向相同放置，相对匹配精度较好
4）叉指型结构匹配 5）虚拟器件
✓ 使器件的中间部位与边缘部位所处环境相同 ✓ 刻蚀时不会使器件自身不同部位不匹配
6）保证对称性
6.1 轴对称的布局
6.2 四角交叉布局
缓解热梯度效应和工艺梯度效应的影响 连线时也要注意对称性
✓ 同一层金属
✓ 同样多的瞳孔 ✓ 同样长的金属线
节，它不仅关系到集成电路的功能是否正确，而且也会极大程
度地影响集成电路的性能、成本与功耗。 2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，
设计出一套符合设计规则的“正确”版图也许并不困难，但 是设计出最大程度体现高性能、低功耗、低成本、能实际可
4. LVS文件
4.4 layer mapping:
1) 右图描述了文件
的层次定义、层次描述 及gds代码；
2) Map文件
是工艺转换之间的一个 桥梁。
4. LVS文件
4.5 Logic operation:
定义了文件层次的 逻辑运算。
4. LVS文件
4.6 DefinedDevices:
右图定义器件 端口及器件逻辑运算。
1. 模拟版图和数字版图的首要目标
2. 首先考虑的三个问题
3. 匹配 4. 寄生效应
5. 噪声
6. 布局规划
7. ESD 8. 封装
第一部分：了解版图
1. 版图的定义 2. 版图的意义
3. 版图的工具
4. 版图的设计流程
第一部分：了解版图
1. 版图的定义：版图是在掩膜制造产品上实现 电
路功能且满足电路功耗、性能等，从版图上减
单位电阻电容彼此靠近方向相同放置，相对匹配精度较好
4）叉指型结构匹配 5）虚拟器件
✓ 使器件的中间部位与边缘部位所处环境相同 ✓ 刻蚀时不会使器件自身不同部位不匹配
6）保证对称性
6.1 轴对称的布局
6.2 四角交叉布局
缓解热梯度效应和工艺梯度效应的影响 连线时也要注意对称性
✓ 同一层金属
✓ 同样多的瞳孔 ✓ 同样长的金属线
模拟电路版图ppt课件
❖ 把根部件围起来，使它处于中间，是解决上 述匹配问题的一个非常好的解决方法，也称 为简单匹配，或者指状交叉匹配。
❖ 匹配规则之七：采用指状交叉方式
可编辑课件
56
6.3.5指状交叉器件
可编辑课件
57
6.3.5指状交叉器件
❖ 例子：如图5.6的两串电阻需要匹配，解决方 案是图5.7，注意其排列方式A1，B3，A2， B2，A3，B1。
6.3.4根器件方法
可编辑课件
51
6.3.4根器件方法
❖ 例如图5.2，通常许多人会选择一个最小的电 阻作为根部件，形成图5.3所示的情况。
❖ 另外一种做法是采用一个中间值作为根部件， 其他的电阻由串联和并联实现，如图5.4。
❖ 这样做节省了接触电阻的总数，而根电阻又 较大，所以接触电阻在总电阻中所占的比例 就较小。
可编辑课件
21
6.2.1寄生电容
可编辑课件
22
6.2.1寄生电容
可编辑课件
23
6.2.1寄生电容
可编辑课件
24
6.2.2寄生电阻
❖ 一、计算IR压降 ❖ 当根据电流计算出来所需要的导线宽度后，
还有一项任务就是计算导线的电阻。如果导 线电阻过大，会导致过多的电压损失，在模 拟电路中，会产生很严重的后果。 ❖ 降低电阻的方法：导线加宽。
可编辑课件
12
6.1.3双极性模拟电路
❖ 其规则比CMOS版图设计要简单，主要是器 件简单。
❖ 对模拟版图设计者的期望：不要太相信电路 设计者。
可编辑课件
13
6.2寄生参数
❖ 三种主要的寄生参数： ❖ 寄生电容 ❖ 寄生电阻 ❖ 寄生电感
可编辑课件
14
6.2.1寄生电容
❖ 匹配规则之七：采用指状交叉方式
可编辑课件
56
6.3.5指状交叉器件
可编辑课件
57
6.3.5指状交叉器件
❖ 例子：如图5.6的两串电阻需要匹配，解决方 案是图5.7，注意其排列方式A1，B3，A2， B2，A3，B1。
6.3.4根器件方法
可编辑课件
51
6.3.4根器件方法
❖ 例如图5.2，通常许多人会选择一个最小的电 阻作为根部件，形成图5.3所示的情况。
❖ 另外一种做法是采用一个中间值作为根部件， 其他的电阻由串联和并联实现，如图5.4。
❖ 这样做节省了接触电阻的总数，而根电阻又 较大，所以接触电阻在总电阻中所占的比例 就较小。
可编辑课件
21
6.2.1寄生电容
可编辑课件
22
6.2.1寄生电容
可编辑课件
23
6.2.1寄生电容
可编辑课件
24
6.2.2寄生电阻
❖ 一、计算IR压降 ❖ 当根据电流计算出来所需要的导线宽度后，
还有一项任务就是计算导线的电阻。如果导 线电阻过大，会导致过多的电压损失，在模 拟电路中，会产生很严重的后果。 ❖ 降低电阻的方法：导线加宽。
可编辑课件
12
6.1.3双极性模拟电路
❖ 其规则比CMOS版图设计要简单，主要是器 件简单。
❖ 对模拟版图设计者的期望：不要太相信电路 设计者。
可编辑课件
13
6.2寄生参数
❖ 三种主要的寄生参数： ❖ 寄生电容 ❖ 寄生电阻 ❖ 寄生电感
可编辑课件
14
6.2.1寄生电容
IC版图设计1PPT课件
含义 N阱层 N+或P+有源区层 多晶硅层 接触孔层 金属层 焊盘钝化层
标示图
第10页/共78页
➢ NWELL层相关的设计规则
编号
描述
尺寸(um)
目的与作用
1.1
N阱最小宽度
10.0
保证光刻精度和器件尺寸
1.2
N阱最小间距
10.0
防止不同电位阱间干扰
1.3
N阱内N阱覆盖P+ 2.0
保证N阱四周的场注N区环的 尺寸
4.1 版图概述
➢ 版图定义
版图(Layout)是集成电路设计者将设计并模拟、优化后 的电路转化成的一系列几何图形，它包含了集成电路尺寸 大小、各层拓扑定义等器件相关的物理信息。
➢ 版图的作用
集成电路制造厂家根据 版 图 提 供 的 信 息 来 制 造 掩 膜 (Mask)。所以，版图是从设计走向制造的桥梁。
5.2 金属间距 2.0
目的与作用 保证铝线的良好
电导
防止铝条联条
➢ Metal设计规则示意图
第18页/共78页
➢ Pad相关的设计规则列表
编号
描述
尺寸
目的与作用
6.1
最小焊盘大小
90
封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
6.4
焊盘外到有源区最 小距离
25.0
➢ 布线规则 1. 电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电
流的那部分电源线和地线。 多采用梳状走线，避免交叉；或者用多层金属工艺，提高设计布线的灵活 性。
第34页/共78页
模拟集成电路版图基础讲解62页PPT
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂，怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
Thank y制订一部永远 适用的 宪法， 甚至一 条永远 适用的 法律。 ——杰 斐逊 52、法律源于人的自卫本能。——英 格索尔
53、人们通常会发现，法律就是这样 一种的 网，触 犯法律 的人， 小的可 以穿网 而过， 大的可 以破网 而出， 只有中 等的才 会坠入 网中。 ——申 斯通 54、法律就是法律它是一座雄伟的大 夏，庇 护着我 们大家 ；它的 每一块 砖石都 垒在另 一块砖 石上。 ——高 尔斯华 绥 55、今天的法律未必明天仍是法律。 ——罗·伯顿
模拟ic版图设计实验讲义
1、开机后，修改系统时间为当前时间。
2、启动虚拟机程序3、进入虚拟机主界面，选择file——open4、找到cadence径向文件5、单击如图按钮6、进入如下图界面，同时按下ctrl，Alt和回车键，全屏显示，用户名：jcdl或lxb 密码：1234567、输入用户名和密码，回车后，进入以下界面。
8、在桌面右键，选择第一个选项open terminal，启动命令行格式9、cd回车，确保最根目录下，输入icfb回车10、启动cadence，选择tools——library manager11、进入下图界面12、新建一个库。
13、取名：new，然后点击ok按钮14、选择第二项，Attach to a existing techfile，然后点击ok按钮。
15、在Technology Library中选择csmc05v2,然后点击ok按钮。
16、选中新建的库new。
17、在new中建新的cell。
18、给新的cell取名123，点击ok。
19、出现绘制电路原理图窗口，点击一个按钮，chech and save，然后关闭20、在cell和view中分别显示刚刚建好的cell，以及电路原理图。
21、在选中new的情况下，再重复16的操作。
22、在cell name中，要取相同的名字。
23、出现undefines pacdets对话框，点yes.24、出现版图输入界面，点击第一个save按钮，然后关闭。
25、返回桌面，双击jcdl’s home文件夹——进入lianxi文件夹，将其中的dracula文件夹和display.drf文件拷贝到new文件下。
26、除了命令行窗口，将所有其它窗口均关闭。
27、进入到新库new中，然后启动cadence。
28、在tools中选择library manager.29、在出现的窗口中选择new——123——layout或schematic，就可以进行版图和电路原理图的输入和编辑了。
版图设计课件 PPT
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序
(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂质 元素，形成不同类型的半导体层，来制作各种器件。掺 杂工艺主要有两种：扩散和离子注入。
扩散：在热运动的作用下，物质的微粒都有一种从高浓 度的地方向低浓度的地方运动的趋势。在IC生产中，扩 散的同时进行氧化。
结论：对采用PN结隔离的双极IC基本工艺，与制作NPN 晶体管的基本工艺相比，只需增加外延工艺，当然工艺步 骤要增加不少。
一、双极集成电路工艺的基本流程
PN结隔离双极IC工艺基本流程
衬底材料(P型硅)－ 埋层氧化－埋层光刻 －埋层掺杂(Sb)外延 (N型硅)隔离氧化－隔离光刻 －隔离掺杂(B)－ 基区氧化－基区光刻 －基区掺杂(B)和发射区氧化－
一、双极集成电路工艺的基本流程
工艺类型简介
按照制造器件的结构不同可以分为： 双极型：由电子和空穴这两种极性的载流子作为在有源
区中运载电流的工具。 MOS型：PMOS工艺、NMOS工艺、CMOS工艺 BiCMOS集成电路：双极与MOS混合集成电路
按照MOS的栅电极的不同可以分为： 铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）
(2) 光刻2：场氧光刻，又称为有源区光刻。将以后作为有源区区域的 氧(3化) 氧层化和氮层化生硅长层。保在留没，有其氮余化区硅域层的保氧护化的层区和氮化硅全部去除。 域（即场区）生长一层较厚的氧化层。图中 表面没有氧化层的区域即为有源区。
三、CMOS集成电路工艺流程
3. 生长栅氧化层和生成多晶硅栅电极 确定了有源区以后，就可以制作MOS晶体管。首先按下述步骤生长栅 氧化层和制作栅电极。 (1) 生长栅氧化层。去除掉有源区上的氮化硅层及薄氧化层以后，生长 一层作为栅氧化层的高质量薄氧化层。 (2) 在栅氧化层上再淀积一层作为栅电极材料的多晶硅。 (3) 光刻3：光刻多晶硅，只保留作栅电极以及起互连作用的多晶硅。 光刻后的剖面图如图所示。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1器件 2.1.2 电阻 选择合适的类型，由电阻阻值、方块电阻值，确定 W、L；R=L/W*R0
电阻类型
电阻版图
18
第二部分：版图设计基础
2.1器件 2.1.3 电容 1) 电容值计算C=L*W*C0 2) 电容分类： ✓ poly电容 ✓ MIM电容 基于单位面积电容值 ✓ MOS电容 源漏接地，基于栅电容， C=W*L*Cox
CIW窗口
24
第二部分：版图设计基础
3. 版图编辑器 4) virtuoso编辑器--工作区和层次显示器
LSW
工作区域
25
第二部分：版图设计基础 3. 版图编辑器
5) virtuoso编辑器 --版图层次显示（LSW）
26
第二部分：版图设计基础 3. 版图编辑器
6) virtuoso编辑器 --版图编辑菜单
27
第二部分：版图设计基础 3. 版图编辑器
7) virtuoso编辑器 --显示窗口
28
第二部分：版图设计基础 3. 版图编辑器
8) virtuoso编辑器 --版图显示
29
第二部分：版图设计基础 3. 版图编辑器
9) virtuoso编辑器--数据流格式版图输出
30
第二部分：版图设计基础 4. 电路图编辑器
第四部分：版图的艺术 1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
3
第一部分：了解版图 1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
IC模拟版图设计
4
第一部分：了解版图
工艺厂商提供：.tf .display Design rule 、DRC LVS 文 件、PDK、ESD文件、金属阻
值文件
8
第二部分：版图设计基础 1. 认识版图 2. 版图组成两大部件 2.1 器件 2.2 互连 3. 版图编辑器 4. 电路图编辑器
5. 了解工艺厂商
IC模拟版图设计
9
1. 认识版图
IC模拟版图设计
;.
1
第一部分：了解版图 1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础 1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
2
目录
第三部分：版图的准备 1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
✓ NMOS管，做在P衬底上，沟道 为P型，源漏为N型
2) 包括层次：
✓ NIMP，N+注入
✓ DIFF，有源区
✓ Poly，栅
✓ M1，金属
✓ CONT，过孔
3) MOS管的宽长确定
4) 当有PCELL时;当无 时
PCELL
NMOS版图
第二部分：版图设计基础
2.1 器件 2.1.1 MOS管 1) NMOS管 ✓ 以TSMC，CMOS，N单阱工艺 为例 ✓ PMOS管，做在N阱中，沟道为 N型，源漏为P型 2) 包括层次： ✓ NWELL，N阱 ✓ PIMP，P+注入 ✓ DIFF，有源区 ✓ Poly，栅 ✓ M1，金属 ✓ CONT，过孔 3) MOS管的宽长确定
MIM电容版图
MOS电容版图
19
第二部分：版图设计基础
2.2互连
2.2.1金属（第一层金属，第二层金属……）
1) 金属连线
✓
M1，M2，M3，M4……
2.2.2 通孔
2)过孔
✓
Via1，Via2，Via3……
连
1) 典型工艺 ✓ CMOS N阱 1P4M工艺剖面图
第二部分：版图设计基础
Poly
M1
CT
M2
10
第二部分：版图设计基础
2. 版图是电路图的反映，有两大组成部分 2.1器件 2.1.1 MOS管 2.1.2 电阻 2.1.3 电容 2.1.4 三极管（省略） 2.1.5 二极管（省略） 2.1.6 电感（省略） 2.2互连 2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
11
第二部分：版图设计基础
2.1 器件 2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
2.1 器件 2.1.1 MOS管
第二部分：版图设计基础
NMOS工艺层立体图
NMOS版图
13
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管
1) NMOS管
✓ 以TSMC，CMOS，N单阱工艺 为例
第一部分：了解版图
3. 版图的工具： – Cadence ✓ Virtuoso ✓ Dracula ✓ Assura ✓ Diva – Mentor ✓ calibre – Spring soft ✓ laker
第一部分：了解版图 4. 版图的设计流程
熟悉所需文件 对电路的了解 版图布局布线
DRC/LVS GDSII to FAB
1. 版图的定义：版图是在掩膜制造产品上实现 电路功能且满足电路功耗、性能等， 从版图上减少工艺制造对电路的偏差，提高芯片的精准性。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
5
第一部分：了解版图
2. 版图的意义： 1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节，它不仅关 系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、 成本与功耗。 2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出一套符合 设计规则的“正确”版图也许并不困难，但是设计出最大程度体现高性能、 低功耗、低成本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本事。
PMOS版图
2.1 器件 反向器
第二部分：版图设计基础
器件剖面图及俯视图
器件版图
16
第二部分：版图设计基础
2.1 器件 2.1.1 MOS管 1)反向器
VDD
IN 2)NMOS，PMOS 3)金属连线 4)关于Butting Contact部分
3u/0.18u OUT
1u/0.18u
GND
第二部分：版图设计基础
连线与孔之间的连接
21
3. 版图编辑器 1) virtuoso编辑器
建立LIBRARY
第二部分：版图设计基础
CIW窗口
22
第二部分：版图设计基础 3. 版图编辑器
2) virtuoso编辑器--Library manager
23
第二部分：版图设计基础 3. 版图编辑器
3) virtuoso编辑器-- 建立cell
电阻类型
电阻版图
18
第二部分：版图设计基础
2.1器件 2.1.3 电容 1) 电容值计算C=L*W*C0 2) 电容分类： ✓ poly电容 ✓ MIM电容 基于单位面积电容值 ✓ MOS电容 源漏接地，基于栅电容， C=W*L*Cox
CIW窗口
24
第二部分：版图设计基础
3. 版图编辑器 4) virtuoso编辑器--工作区和层次显示器
LSW
工作区域
25
第二部分：版图设计基础 3. 版图编辑器
5) virtuoso编辑器 --版图层次显示（LSW）
26
第二部分：版图设计基础 3. 版图编辑器
6) virtuoso编辑器 --版图编辑菜单
27
第二部分：版图设计基础 3. 版图编辑器
7) virtuoso编辑器 --显示窗口
28
第二部分：版图设计基础 3. 版图编辑器
8) virtuoso编辑器 --版图显示
29
第二部分：版图设计基础 3. 版图编辑器
9) virtuoso编辑器--数据流格式版图输出
30
第二部分：版图设计基础 4. 电路图编辑器
第四部分：版图的艺术 1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
3
第一部分：了解版图 1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
IC模拟版图设计
4
第一部分：了解版图
工艺厂商提供：.tf .display Design rule 、DRC LVS 文 件、PDK、ESD文件、金属阻
值文件
8
第二部分：版图设计基础 1. 认识版图 2. 版图组成两大部件 2.1 器件 2.2 互连 3. 版图编辑器 4. 电路图编辑器
5. 了解工艺厂商
IC模拟版图设计
9
1. 认识版图
IC模拟版图设计
;.
1
第一部分：了解版图 1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分：版图设计基础 1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
2
目录
第三部分：版图的准备 1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
✓ NMOS管，做在P衬底上，沟道 为P型，源漏为N型
2) 包括层次：
✓ NIMP，N+注入
✓ DIFF，有源区
✓ Poly，栅
✓ M1，金属
✓ CONT，过孔
3) MOS管的宽长确定
4) 当有PCELL时;当无 时
PCELL
NMOS版图
第二部分：版图设计基础
2.1 器件 2.1.1 MOS管 1) NMOS管 ✓ 以TSMC，CMOS，N单阱工艺 为例 ✓ PMOS管，做在N阱中，沟道为 N型，源漏为P型 2) 包括层次： ✓ NWELL，N阱 ✓ PIMP，P+注入 ✓ DIFF，有源区 ✓ Poly，栅 ✓ M1，金属 ✓ CONT，过孔 3) MOS管的宽长确定
MIM电容版图
MOS电容版图
19
第二部分：版图设计基础
2.2互连
2.2.1金属（第一层金属，第二层金属……）
1) 金属连线
✓
M1，M2，M3，M4……
2.2.2 通孔
2)过孔
✓
Via1，Via2，Via3……
连
1) 典型工艺 ✓ CMOS N阱 1P4M工艺剖面图
第二部分：版图设计基础
Poly
M1
CT
M2
10
第二部分：版图设计基础
2. 版图是电路图的反映，有两大组成部分 2.1器件 2.1.1 MOS管 2.1.2 电阻 2.1.3 电容 2.1.4 三极管（省略） 2.1.5 二极管（省略） 2.1.6 电感（省略） 2.2互连 2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
11
第二部分：版图设计基础
2.1 器件 2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
2.1 器件 2.1.1 MOS管
第二部分：版图设计基础
NMOS工艺层立体图
NMOS版图
13
第二部分：版图设计基础
2.1 器件
2.1.1 MOS管
1) NMOS管
✓ 以TSMC，CMOS，N单阱工艺 为例
第一部分：了解版图
3. 版图的工具： – Cadence ✓ Virtuoso ✓ Dracula ✓ Assura ✓ Diva – Mentor ✓ calibre – Spring soft ✓ laker
第一部分：了解版图 4. 版图的设计流程
熟悉所需文件 对电路的了解 版图布局布线
DRC/LVS GDSII to FAB
1. 版图的定义：版图是在掩膜制造产品上实现 电路功能且满足电路功耗、性能等， 从版图上减少工艺制造对电路的偏差，提高芯片的精准性。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
5
第一部分：了解版图
2. 版图的意义： 1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节，它不仅关 系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、 成本与功耗。 2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出一套符合 设计规则的“正确”版图也许并不困难，但是设计出最大程度体现高性能、 低功耗、低成本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本事。
PMOS版图
2.1 器件 反向器
第二部分：版图设计基础
器件剖面图及俯视图
器件版图
16
第二部分：版图设计基础
2.1 器件 2.1.1 MOS管 1)反向器
VDD
IN 2)NMOS，PMOS 3)金属连线 4)关于Butting Contact部分
3u/0.18u OUT
1u/0.18u
GND
第二部分：版图设计基础
连线与孔之间的连接
21
3. 版图编辑器 1) virtuoso编辑器
建立LIBRARY
第二部分：版图设计基础
CIW窗口
22
第二部分：版图设计基础 3. 版图编辑器
2) virtuoso编辑器--Library manager
23
第二部分：版图设计基础 3. 版图编辑器
3) virtuoso编辑器-- 建立cell