硅集成工艺
硅集成电路工艺基础
硅集成电路（Silicon Integrated Circuit，简称Si IC）工艺是制造集成电路的关键技术。
下面是硅集成电路工艺的基础知识：
半导体材料：硅是最常用的半导体材料，因其丰富、稳定、可控制的电子特性而被广泛应用于集成电路制造。
显示基片：硅晶圆（Silicon Wafer）是制造硅集成电路的基础材料。
晶圆要求高纯度和平整度，并通过特定的杂质掺入工艺形成P型或N型半导体。
清洁和沉积：在制造过程中，晶圆需要经过清洁工艺以去除杂质和污染物。
然后，在晶圆上进行化学气相沉积（CVD）或物理气相沉积（PVD）等薄膜沉积工艺，将各种功能层沉积在晶圆表面。
光刻：光刻是通过光刻胶（Photoresist）层和光刻机将设计好的图形传输到晶圆上。
光刻胶在曝光后通过显影工艺形成光刻图形，可以作为掩模来制备电路中的电子器件。
电子器件制造：通过沉积、蚀刻、掺杂等工艺步骤，在晶圆上制造各种类型的电子器件，如晶体管、电容器和电阻器等。
这些器件通常由不同的半导体材料和各种金属、氧化物和多层薄膜组成。
金属互连：通过沉积导电金属（如铜、铝等），并通过光刻、蚀刻等工艺形成金属线、连线和接触以连接各个电子器件。
金属互连提供了电子信号和电能传输的路径。
封装测试：晶圆完成器件制造后，它们被切割成单个芯片，然后通过封装工艺将芯片封装在塑料或陶瓷封装中。
最后，通过功能测试和可靠性测试来验证芯片的工作状态和性能。
这些是硅集成电路工艺的基础知识，基于这些基础，可以制造各种类型和规模的集成电路。
还有许多先进的工艺技术和制造方法，如多晶硅、离子注入、深紫外光刻等，用于制造更复杂、更高性能的集成电路。
集成电路工艺基础硅的晶体结构培训
晶体是由原子、分子或离子在三 维空间中以周期性重复排列形成
的固态物质。
晶体具有长程有序的原子排列， 这使得晶体具有各向异性、对称
性和物理性质上的周期性。
晶体的原子排列具有高度的稳定 性，这使得晶体在特定条件下表
现出不同的物理和化学性质。
硅晶体的基本结构
硅晶体属于面心立方晶格结构 ，其原子排列呈现高度的对称 性。
集成电路封装测试流程
01
02
03
04
芯片贴装
将芯片粘贴到基板上，并进行 焊接。
引脚连接
将芯片的引脚与基板的引脚进 行连接。
功能测试
对封装完成的集成电路进行功 能测试和性能评估。
环境测试
对集成电路进行高温、低温、 湿度等环境测试，以确保其可
靠性。
2023
PART 05
硅晶体结构对集成电路性 能的影响
集成电路的应用领域
集成电路广泛应用于通信、计算机、消费电子、工业控制 、军事等领域。
在通信领域，集成电路被用于手机、基站、路由器等设备 中；在计算机领域，集成电路被用于CPU、GPU、内存等 部件中；在消费电子领域，集成电路被用于电视、音响、 相机等产品中。
2023
PART 03
硅晶体在集成电路中的应 用
硅晶体结构对集成电路机械性能的影响
硬度与脆性
热膨胀系数
硅晶体的高硬度和脆性特性，使得集 成电路在受到外力作用时容易发生机 械损伤，如划痕、断裂等。
硅晶体的热膨胀系数较大，使得集成 电路在温度变化时容易发生形变，影 响其性能和可靠性。
弹性模量
硅晶体的弹性模量决定了集成电路在 受到应力作用时的变形程度，影响其 可靠性。
稳定性
硅晶体具有优良的热稳定 性和化学稳定性，能够在 高温和各种化学环境下保 持性能稳定。
硅集成电路工艺——硅的制备及其晶体结构
无缺陷
层错
无缺陷
a
b
c
a
b
c
a
b
c
a
b
c
a
b
c
a
b
c
a
b
a c b a c b a c b a
天津工业大学
体缺陷 Body defects
当向晶体中掺入杂质时，因为杂质在晶体中的溶解度 是有限的，如果掺入数量超过晶体可接受的浓度时， 杂质将在晶体中沉积，形成体缺陷。这是一种三维尺 度上的缺陷。
天津工业大学
区域熔融法（FZ）
区域提炼系统的原理图
天津工业大学
直拉法和区熔法的比较
直拉法 区熔法
优点：可以生长更大直径的晶锭； 生长过程同时可以加入掺杂剂方便地掺杂
缺点：生长过程中容器、气氛污染较多
优点：生长过程中污染少，可生长极高 纯单晶（高功率、高压器件）
缺点：涡流感应加热的“趋肤”效应限 制了生长的单晶硅锭的直径
天津工业大学
空位（ Vacancies ）
空位的产生需要打破化学键，因而需要一定的能量， 空位的数量随温度的增加而增加。
在不考虑杂质的情况下（即本征intrinsic 情况下）， 含有N个粒子的晶体，在温度为T时空位的平衡浓度为：
n
N
exp
EV kBT
EV 是空位产生能量， kB 是Boltzmann常数，常 温下肖特基缺陷浓度约为1*1010cm-3
天津工业大学
1.2.3 IC制造的基本工艺流程
天津工业大学
§1.3 硅片(晶园、wafer)的制备
1.单晶生长
2.单晶硅锭 3.单晶去头和径
向研磨 4.定位边研磨 5.硅片切割
硅集成电路工艺基础10
4、自对准结构和接触
自对准技术是利用单一掩模版在硅片上形成多层自对准结构的技术， 不仅工艺简化，且消除了多块掩模版之间的对准容差。随着器件特征 尺寸的不断缩小，自对准技术已经成为一种常用的工艺方法。 最早发展起来和最常用的自对准技术是源漏的自对准注入（也称为 硅栅自对准），即在多晶硅栅的掩蔽下自对准地进行源漏区的杂质注 入，并同时完成多晶硅栅的杂质注入。 自对准的多晶硅栅避免了采用铝栅时多次光刻引起的栅极错位。
法在上面淀积一层SiO2。 各向异性腐蚀CVD SiO2层以后，只剩下侧墙部分。 在SiO2侧墙保护下腐蚀Si3N4和SiO2层直至露出硅，然后 再去除CVD SiO2侧墙 ，形成由Si3N4和SiO2层包围的平台。 进行沟道阻挡层注入和场SiO2层生长。 最后去除Si3N4和缓冲SiO2层。
10.1、集成电路中的隔离
10.1.1 MOS集成电路中的隔离 自隔离：MOSFET源、漏极的导电类型相同，并与衬底导电类型相反，
所以MOSFET本身就被pn结隔离，即自隔离(self-isolated)。 源漏电流只有在导电沟道形成后才能形成，只要相邻晶体管之间不存在 导电沟道，相邻晶体管间便不会存在显著的电流。 只要维持源-衬底pn结和漏-衬底pn结的反偏，MOSFET便能维持自隔离。 MOS集成电路的晶体管之间不需要pn结隔离，可大大提高集成度。
达到在硅片上选择性保留厚氧化层的目的。
10.1.2 双极集成电路中的隔离
在传统的双极集成电路中的隔离主要是采用结隔离，结隔离已经成为 双极集成电路的标准埋收集极工艺的重要组成部分。
在外延层上淀积SiO2并进行光刻和刻蚀，去除光刻胶露出隔离区上的Si， 随后进行硼扩散，形成p型隔离区。在硅衬底上形成了许多由反偏p-n结隔 离开的孤立的外延岛。 由于需要扩透整个n型层，因此硼的隔离扩散是双极工艺中最费时的。
硅集成电路工艺基础9
第九章金属化与多层互连金属及金属性材料在集成电路技术中的应用被称为金属化。
按其在集成电路中的功能划分，金属材料可分为三大类：¾MOSFET栅电极材料：早期nMOS集成电路工艺中使用较多的是铝栅，目前CMOS集成电路工艺技术中最常用的是多晶硅栅。
¾互连材料：将芯片内的各独立元器件连接成具有一定功能的电路模块。
铝是广泛使用的互连金属材料，目前在ULSI中，铜互连金属材料得到了越来越广泛的运用。
¾接触材料：直接与半导体接触，并提供与外部相连的连接点。
铝是一种常用的接触材料，但目前应用较广泛的接触材料是硅化)等。
物，如铂硅(PtSi)和钴硅(CoSi2集成电路中使用的金属材料，除了常用的金属如Al，Cu，Pt，W 等以外，还包括重掺杂多晶硅、金属硅化物、金属合金等金属性材料。
9.1、集成电路对金属化材料特性的要求¾与n+，p+硅或多晶硅能够形成欧姆接触，接触电阻小；¾长时期在较高电流密度负荷下，抗电迁移性能要好；¾与绝缘体（如SiO）有良好的附着性；2¾耐腐蚀；¾易于淀积和刻蚀；¾易于键合，而且键合点能经受长期工作；¾多层互连要求层与层之间绝缘性好，不互相渗透和扩散。
9.1.1、晶格结构和外延生长特性的要求金属材料特性与其晶格结构有关，集成电路中金属薄膜：¾外延生长¾单晶膜具有最理想的特性。
采用外延生长可以消除缺陷，晶体结构好，提高金属薄膜的性能，降低电阻率和电迁移率，得到良好的金属/半导体接触或金属/绝缘体接触界面。
9.1.2、电学特性金属材料在集成电路中应用时，须考虑的电学性能主要包括电阻率、电阻率的温度系数(TCR)、功函数、与半导体接触的肖特基势垒高度。
对于接触材料和栅电极材料，其功函数、与半导体材料的肖特基势垒高度和接触电阻是非常重要的参数。
9.1.3，通过优化生长过程可以减小。
硅集成电路工艺简介
负胶：分辨率差，适于加工线宽≥3m的
线条
几种常见的光刻方法
接触式光刻、接近式曝光、投影式曝光
光学曝光的各种曝光方式及其利弊
接成品率低。
优点：掩模版寿命长，成本低。
接近式
非
缺点：衍射效应严重，影响分辨率。
接
优点：无像差，无驻波效应影响。
D
G
S
G
D
S
Al
SiO2
N
N
P-si
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触
磷(P)、砷(As) — N型硅
硼(B) — P型硅
掺杂工艺：扩散、离子注入
扩散
替位式扩散：杂质离子占据硅原子的位：
– Ⅲ、Ⅴ族元素 – 一般要在很高的温度(950～1280℃)下进行，
蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同 时兼有各向异性和选择性好的优点。目前，RIE 已成为VLSI工艺中应用最广泛的主流刻蚀技术。
2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区
域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
2. 集成电路制造工艺
2.1 集成电路加工过程简介
一、硅片制备（切、磨、抛）
*圆片（Wafer）尺寸与衬底厚度： 3— 0.4mm 5— 0.625mm 4— 0.525mm 6— 0.75mm
硅片的大部分用于机械支撑。
晶圆退火工艺流程
晶体生长
Crystal Growth
硅晶体
Si Crystal
硅集成电路工艺基础2
第二章氧化2.1、SiO 2的结构及性质2.2、SiO 2的作用2.3、硅的热氧化生长动力学2.4、决定氧化速率常数和影响氧化速率的各种因素2.5、热氧化过程中的杂质再分布2.6、初始氧化阶段以及薄氧化层的生长2.7、Si-SiO 2界面特性SiO 2具有良好的化学稳定性和电绝缘性，可用作栅极氧化膜、电绝缘层和电容器的介质膜等；某些杂质在SiO 2中的扩散系数非常小，因此SiO 2可以用作遮蔽层。
主要内容：2.12结晶形SiO 2由Si-O 四面体在空间规则排列构成每个顶角的O 原子与两个相邻四面体中心的Si 原子形成共价键无定形SiO 2Si-O 四面体的空间排列没有规律Si-O-Si 键桥的角度不固定，在110°-180°之间，峰值144 °。
SiO 2二维结构Si-O 四面体在空间的排列无规则，大部分O 与相邻的两个Si-O 四面体的Si 形成共价键（称为桥键氧），也有一部分只与一个Si-O 四面体的Si 形成共价键（称为非桥键氧）； 无定形网络疏松、不均匀、有孔洞，SiO 2分子约占无定形网络空间体积43%，密度2.15-2.25g/cm 3，结晶形SiO 2密度为2.65g/cm 3； 桥键氧数目越多，网络结合越紧密，网络的强度是桥键氧数目与非桥键氧数目之比的函数； 在无定形SiO 2网络中，氧的运动(1-2个Si-O 键)比Si (4个Si-O 键)容易； 室温下Si-O 键以共价键为主，也含有离子键成份，随温度的升高，离子键成份比例增大。
无定形SiO 22.22扩散的掩蔽层（Diffusion Barrier）利用在相同条件下，某些杂质在SiO2中的扩散系数远远低于在Si中的扩散系数这一特性，SiO2可以作为选择性扩散的掩蔽层。
硼、磷一类常用杂质在SiO 2中的扩散系数很小，SiO 2薄膜对这类杂质是一种很理想的扩散掩蔽膜。
镓在SiO 2中的扩散系数非常大，所以SiO 2对镓这类杂质就起不到掩蔽作用。
硅片制造工艺流程
硅片制造工艺流程一、引言硅片是集成电路制造中的重要材料，它是制造芯片的基础。
本文将详细介绍硅片制造的工艺流程，包括硅片的原材料、制备方法以及后续的加工步骤。
二、硅片制造的原材料硅片的主要原材料是硅石，它是一种含有高纯度硅的矿石。
硅石经过破碎、磨粉和洗涤等处理，得到高纯度的硅粉。
硅粉中的杂质经过化学处理和高温热解去除，最终得到高纯度的硅。
三、硅片制备方法硅片的制备主要有以下几个步骤：3.1 溅射法溅射法是一种常用的制备硅片的方法。
它使用高纯度的硅靶作为溅射材料，在真空环境中进行溅射沉积。
通过控制沉积温度、气压和靶材的纯度等参数，可以得到高质量的硅片。
3.2 Czochralski法Czochralski法是一种通过熔融硅制备硅片的方法。
首先将高纯度硅加热至熔点，然后将单晶硅籽晶放入熔池中，慢慢拉出并旋转晶体，在晶体表面形成一层均匀厚度的硅片。
3.3 浮基法浮基法是一种制备大尺寸硅片的方法。
它使用硅溶液在液面上浮起并结晶，最终形成硅片。
浮基法可以制备出较大尺寸的硅片，但是需要保证溶液的纯度和稳定性。
四、硅片的加工步骤硅片制备完成后，需要进行一系列的加工步骤，以得到最终的芯片。
4.1 切割硅片首先需要根据芯片尺寸的要求进行切割。
常用的切割方法有钻石切割和线锯切割。
通过控制刀具的速度和切割厚度，可以得到理想尺寸的硅片。
4.2 清洗切割后的硅片需要进行清洗，以去除切割时产生的杂质和残留物。
清洗过程中使用酸碱溶液和超纯水进行循环清洗，确保硅片的表面洁净。
4.3 抛光清洗后的硅片表面可能存在微小的凸起或缺陷，需要进行抛光处理。
抛光可以通过机械抛光或化学机械抛光来实现，使硅片表面变得光滑均匀。
4.4 贴膜抛光后的硅片需要进行保护贴膜。
贴膜可以防止硅片表面受到污染和损伤，同时也有助于提高硅片的光学性能和化学稳定性。
4.5 检验最后，对贴膜后的硅片进行质量检验。
检验包括外观质量、尺寸精度和表面平整度等方面的检查，以确保硅片满足要求。
集成电路工艺第一章硅集成电路衬底加工技术
在加工过程中使用的各种化学试剂和气体 ，如酸、碱、氧化剂、还原剂等，具有高 纯度和低杂质含量等特点。
03
硅集成电路衬底加工技 术的发展趋势
硅集成电路衬底加工技术的未来发展方向
01
硅集成电路衬底加工技术将继续 向精细化、高集成度方向发展， 以满足更小尺寸、更高性能的集 成电路需求。
02
随着新材料、新技术的不断涌现 ，硅集成电路衬底加工技术将不 断拓展应用领域，如柔性电子、 生物医疗等新兴领域。
化学机械抛光设备
用于在完成电路制作后，对硅片表面 进行抛光处理。
硅集成电路衬底的加工材料
单晶硅片
二氧化硅
作为集成电路的衬底材料，具有高纯度、 低缺陷密度和高机械强度等特点。
作为保护层和介质层，具有高绝缘性能和 化学稳定性。
光刻胶
化学试剂和气体
用于将电路图形转移到硅片表面，具有高 灵敏度、高分辨率和低缺陷密度等特点。
随着纳米加工技术的发展，硅集成电路衬底的纳米级加工已经逐渐实现，这将为 更小尺寸的集成电路提供技术支持。
在新型材料的应用方面，硅集成电路衬底加工技术也在不断探索和尝试，如石墨 烯、氮化镓等新型材料的衬底加工技术已经取得了一定的进展。
04
硅集成电路衬底加工技 术的应用场景
硅集成电路衬底在电子设备中的应用
硅集成电路衬底在通信设备中的应用主要涉及光纤通信、无线通信等领域，为现代通信技术的发展提 供了重
军事设备中的雷达、导弹、导航系统 等精密仪器，都需要使用高精度、高 性能的硅集成电路衬底。
VS
硅集成电路衬底在军事设备中的应用， 不仅提高了军事设备的性能，还为军 事技术的创新发展提供了有力支持。
硅集成电路衬底加工技术的技术难题
硅集成电路工艺基础
硅集成电路工艺基础
最大淀积率
如果吸附原子的迁移过程受到抑制，就有可能生成多晶薄膜，与淀积速率 和温度有关。 ➢在高生长速率的情况下，吸附原子没有足
够的时间迁移到扭转点，会形成多晶；
⑤二氯硅烷（SiH2Cl2，DCS）：SiH2Cl2广泛应用于在更低温度下生长高 质量薄外延层，外延层的缺陷密度低，是选择外延常用的一种硅源。
④硅烷（SiH4）：可在低于900度的温度下生长很薄的外延层，而且可得
到高淀积率。
硅集成电路工艺基础
7.1.2 外延薄膜的生长模型
同质外延层是生长在完整晶体的某个晶面上，晶面的构造特征描述为： 平台、扭转、台阶，是切割硅片时偏离了晶向产生的，这样的表面称为 近晶面。
比大于6:1的沟槽，以及间距为0.35m金属线之间的间隙，而不形成空隙。
三层绝缘结构：
➢在TEOS/O3淀积之前，先用PECVD方法淀积一层薄的SiO2层，以保证有相同的 沉积速率（淀积速率依赖于薄膜淀积的表面材料）；
➢在TEOS/O3淀积SiO2层； ➢再用PECVD方法淀积一层SiO2作为保护层，避免氧化层中含有的Si-OH键吸收水
与做在体硅上相比，在外延层上制做的CMOS器件有很好的电介质完 整性和很小的漏电流。
硅集成电路工艺基础
主要内容
➢ 气相外延的基本原理 ➢ 外延层中的杂质分布 ➢ 低压外延 ➢ 选择外延 ➢ SOS技术 ➢ MBE（分子束外延） ➢ 外延层厚度和电阻率的测量
硅集成电路工艺基础
7.1 硅气相外延的基本原理
➢随温度升高，硅原子表面迁移率增强，在 与其他吸附原子形成硅串之前就已经到达 了扭转点，易形成单晶。
硅集成电路基本工艺流程简介教学文案
硅集成电路基本工艺流程简介硅集成电路基本工艺流程简介近年来，日新月异的硅集成电路工艺技术迅猛发展，一些新技术、新工艺也在不断地产生，然而，无论怎样，硅集成电路制造的基本工艺还是不变的。
以下是关于这些基本工艺的简单介绍。
IC制造工艺的基本原理和过程IC基本制造工艺包括：基片外延生长、掩模制造、曝光、氧化、刻蚀、扩散、离子注入及金属层形成。
一、硅片制备（切、磨、抛）1、晶体的生长（单晶硅材料的制备）：1) 粗硅制备: SiO2+2H2=Si+2H2O99％经过提纯: >99.999999%2) 提拉法基本原理是将构成晶体的原料放在坩埚中加热熔化，在熔体表面接籽晶提拉熔体，在受控条件下，使籽晶和熔体的交界面上不断进行原子或分子的重新排列，随降温逐渐凝固而生长出单晶体.2、晶体切片：切成厚度约几百微米的薄片二、晶圆处理制程主要工作为在硅晶圆上制作电路与电子元件，是整个集成电路制造过程中所需技术最复杂、资金投入最多的过程。
功能设计à模块设计à电路设计à版图设计à制作光罩其工艺流程如下：1、表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
2、初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术干法氧化 Si(固) + O2 à SiO2(固)湿法氧化 Si(固) +2H2O à SiO2(固) + 2H23、CVD法沉积一层Si3N4。
CVD法通常分为常压CVD、低压CVD 、热CVD、电浆增强 CVD及外延生长法（LPE）。
着重介绍外延生长法（LPE）：该法可以在平面或非平面衬底上生长出十分完善的和单晶衬底的原子排列同样的单晶薄膜的结构。
在外延工艺中，可根据需要控制外延层的导电类型、电阻率、厚度，而且这些参数不依赖于衬底情况。
4、图形转换（光刻与刻蚀）光刻是将设计在掩模版上的图形转移到半导体晶片上，是整个集成电路制造流程中的关键工序，着重介绍如下：1）目的：按照平面晶体管和集成电路的设计要求，在SiO2或金属蒸发层上面刻蚀出与掩模板完全对应的几何图形，以实现选择性扩散和金属膜布线。
精选集成电路工艺硅的晶体结构
衬底制备包括： 整形、晶体定向、晶面标识、晶面加工
晶面定向与晶面标识
由于晶体具有各向异性，不同的晶向，物理化学性质都不一样，必须按一定的晶向（或解理面）进行切割，如双极器件：{111}面； MOS器件：{100}面。8 inch 以下硅片需要沿晶锭轴向磨出平边来指示晶向和导电类型。
收晶：晶体生长所需长度后，拉速不变，升高熔体温度或熔体温度不变，加快拉速，使晶体脱离熔体液面。
直拉法生长单晶的特点
优点：所生长单晶的直径较大成本相对较低; 通过热场调整及晶转，埚转等工艺参数的优化，可较好控制 电阻率径向均匀性缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易 引入氧碳杂质，不易生长高电阻率单晶（含氧量通常10- 40ppm)
三、面缺陷
二维方向上偏离理想晶体中的周期性、规则性排列而产生的缺陷，即缺陷尺寸在二维方向上延伸，在第三维方向上很小。如孪晶、晶粒间界以及堆垛层错。
孪晶：是指两个晶体（或一个晶体的两部分）沿一个公共晶面（即特定取向关系）构成镜面对称的位向关系，这两个晶体就称为“孪晶”，此公共晶面就称孪晶面。晶粒间界则是彼此没有固定晶向关系的晶体之间的过渡区。
图1.1. 晶格中的点缺陷和类型
二、线缺陷
指在一维方向上偏离理想晶体中的周期性、规则性排列所产生的缺陷，即缺陷尺寸在一维方向较长，另外二维方向上很短，分为刃型位错和螺位错。
刃型位错:在某一水平面以上多出了垂直方向的原子面，犹如插入的刀刃一样，沿刀刃方向的位错为刃型位错。
螺位错:将规则排列的晶面剪开（但不完全剪断），然后将剪开的部分其中一侧上移半层，另一侧下移半层，然后黏合起来，形成一个类似于楼梯 拐角处的排列结构，则此时在“剪开线”终结处（这里已形成一条垂直纸面的位错线）附近的原子面将发生畸变，这种原子不规则排列结构称为一个螺位错
硅片生产工艺流程及注意要点
硅片生产工艺流程及注意要点一、引言硅片是集成电路制造的基础材料，其生产工艺流程至关重要。
本文将详细介绍硅片生产的工艺流程及注意要点，以帮助读者全面了解硅片生产过程。
二、硅片生产工艺流程1. 原料准备•硅矿石提取：硅矿石是硅片的原料之一，需要通过采矿等过程提取出纯净的硅。
•化学品准备：包括氢氧化钠、氢氟酸等，用于辅助硅片生产过程中的反应与处理。
2. 熔炼•硅熔炼：将提取的硅矿石与化学品一起投入熔炼炉中，通过高温熔炼得到纯净的硅块。
•晶体生长：将熔炼后的硅块放入晶体炉中，控制温度和晶体生长速度，形成硅锭。
3. 切割•硅锭切割：将硅锭切割成薄薄的硅片，通常使用切割机械进行切割。
•去除杂质：对切割后的硅片进行化学处理，去除表面杂质。
4. 磨光•磨光处理：通过机械或化学方法对硅片进行磨光处理，提高平整度和光洁度。
5. 检测•硅片质量检测：对硅片进行质量检测，包括硅片的厚度、平整度、杂质含量等指标。
三、硅片生产注意要点1. 工艺控制•温度控制：硅熔炼和晶体生长过程要严格控制温度，影响硅片的质量。
•反应时间：控制反应时间能有效影响硅片的晶格结构和杂质含量。
2. 原料质量•原料纯度：硅矿石和化学品的质量直接影响硅片的成品质量，务必选用高纯度原料。
3. 设备维护•设备保养：保持硅片生产设备的清洁与正常运行，避免设备问题影响生产质量。
4. 环境条件•清洁环境：硅片生产需要在无尘洁净的环境下进行，减少外部杂质对硅片的影响。
5. 人员技能•操作技能：硅片生产工艺繁琐复杂，生产人员需要经过专业培训和技能考核。
四、结论硅片生产工艺复杂且具有一定的技术要求，通过严格控制工艺流程和注意要点，可以提高硅片的质量和产量，为集成电路制造提供可靠的材料支持。
希望本文对读者了解硅片生产工艺流程和注意要点有所帮助。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章1 Si晶体结构的特点（晶格结构特点，原子个数，位置等）（掌握）晶胞、晶格、晶向、晶面，密勒指数，堆积模型等的概念2 Si晶体中的杂质与缺陷种类（掌握）点缺陷、线缺陷、面缺陷、体缺陷、杂质、溶解度等的概念和进一步的分类肖特基缺陷、弗伦克尔缺陷的定义3 Si单晶的制备方法直拉法、区域熔解法、籽晶、大直径Si单晶的概念什么是单晶硅什么是多晶硅及各自特点。
1现代IC fabs依赖哪三道防线来控制沾污？2现代IC fabs通过哪些措施来实现环境净化？3 净化级别是怎样定义的？4 在IC生产过程中可能出现的污染物有哪些，及这些污染的来源？5 落在Si片表面的颗粒的附着机理和去除方法？6 金属污染的来源，影响与去除方法？7 有机物的污染的来源，影响与去除方法？8 自然氧化层的存在带来的问题和去除溶液是什么？9 有机物，光刻胶的两种常见去除方法是？10 RCA代表什么意思，SC-1和SC-2代表什么，有什么用途？11 现代CMOS的硅片清洗工艺？12 最常见的清洗设备为？13 吸杂的三步骤是什么，碱金属和其它金属具体是怎样通过吸杂得到净化的？第二章1 SiO2膜的结构性质SiO2膜的结构，Si-O四面体，腐蚀性质及其反应方程式。
2 SiO2膜的主要应用网络形成者、网络改变者是指什么？掌握SiO2膜的主要应用主要包括掩蔽扩散，MOS器件的绝缘层，表面钝化，集成电路的介质隔离。
3 氧化方法干氧氧化，湿氧氧化，水汽氧化，高压氧化，热分解淀积等方法的概念及区别，工艺参数对生长速率的影响，及实际生产中采用的氧化方法是什么。
4 氧化生长动力学Deal-Grove模型，能阐述氧化生长动力学过程表面反应控制，质量输运控制的原理和适用条件是什么。
初期氧化过程，Si-SiO2界面的杂质分凝及分凝系数定义，及氧化过程中Cl元素的应用原理。
第三章1 Si外延生长的原理气相外延，固相外延，液相外延的概念及区别。
SiCl4氢气还原法反应方程，生长的过程，能简述反应速率和温度，晶向，反应剂浓度和气体流速的关系。
2 外延薄膜的生长模型及气相外延过程。
3 Si 外延生长中的自掺杂效应气相掺杂，界面原子扩散，杂质的再分布的定义，及改进措施是什么。
4 选择外延的定义及分类。
5 其它外延技术简介SOI 技术的概念和特点。
分子束外延的概念，SiH 4热分解外延等外延的概念和优点。
第四章1 扩散的机构包括哪些？并能解释其概念。
①间隙式扩散：存在韵晶格间隙的杂质称为间隙式杂质，间隙式杂质从一个间隙位置到另一个间隙位置上的运动称为….②替位式扩散：占据晶格位置的外来原子称为替位杂质，替位杂质从一个晶格位置运动到另一个晶格位置上的运动称为…… 2 扩散系数定义和表达式及其和温度的关系。
扩散系数：是描述扩散速度的重要物理量，它相当于浓度梯度为1时的扩散通量，D 值越大则扩散越快。
表达式：D=a 2P v =a 2v 0exp[-（W s +W v ）/kT]=D 0exp(-△E/kT)和温度的关系，升高而加大 和压强关系：下降而加大它揭示的含义为：杂质的扩散流密度J 正比于杂质浓度梯度ӘC /Әx ，正比于杂质在基体中的扩散系数D (体现了温度T 与扩散流密度J 的关系 )。
针对不同边界条件求出该方程的解，可得出杂质浓度 C 的分布，即 C 与 x 、 t 的关系。
4 恒定表面源扩散和有限表面源扩散的概念和杂质分布函数形式特点。
恒定表面源扩散：如果在整个扩散过程中，硅片表面的杂质浓度始终不变，这种类型的扩散就成为恒定表面源扩散。
杂质分布函数服从余误差分布：特点：杂质分布形式：表面杂质浓度Cs ；时间、温度与扩进杂质总量；结深：温度、时间与结深；杂质浓度梯度： Cs 越大或 D 越小的杂质，扩散后的浓度梯度将越大。
有限表面源扩散：如果扩散之前在硅片表面先淀积一层杂质，在正果扩散过程中这层杂质作为扩散的杂质源，不再有信源补充，种种扩散方式……杂质分布函数服从高斯分布：特点：杂质分布形式：表面杂质浓度Cs 与扩散深度成反比；杂质总量不变；结深：扩散长度、衬底杂质浓度； 杂质浓度梯度： dx x t ∂∂⎪⎭⎫ ⎝⎛=⎪⎪⎭⎫ ⎝⎛-=⎰-Dt x erfc C d e C t x C S Dt x S 221),(202λπλt D x e Dt Q t x C 42),(-=π),(),(t x C x t x C -=∂5解释两步扩散工艺的概念，及各步工艺方案及目的。
为了同时满足对表面浓度，杂质数量，节深以及梯度等方面的要求，实际生产中所采用的扩散方法往往是恒定表面源扩散和有限表面源扩散的结合，这种结合的扩散工艺成为“两步扩散”。
第一步称为预扩散或者预淀积，是在较低温度下，采用恒定表面源扩散的方式，在硅片表面扩散一层数量一定，按余误差函数形式分布的杂质。
其目的是为了控制扩散杂质的数量。
主扩散是将由预扩散引入的杂质作为扩散源，在较高温度下进行扩散。
扩散的同时也往往进行氧化。
目的是为了控制表面浓度和扩散深度。
6横向扩散的概念。
由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。
当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。
假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。
7扩散工艺主要包括哪些？了解什么是开管扩散和箱法扩散。
能说出液态源扩散和气态源扩散的区别。
固态源扩散（开管扩散，箱法扩散，涂源法扩散，闭管扩散），液态源扩散，气态湲扩散开管扩散：先把杂质源放在坩埚中，硅片放在石英舟上，再把方有杂质源的坩埚和放有硅片的石英舟相距一定距离放在扩散炉管内，放有杂质源的坩埚在气流的上方，通过惰性气体把杂质源蒸气输运到硅表面，在扩散温度下杂质的化合物与硅反应，生成单质的杂质原子并向硅内扩散。
箱法扩散：把杂质源和硅片装在由石英或者硅做成的箱内，在氮气或者氯气保护下进行扩散，杂质源可以焙烧在箱盖的内壁，或者放在箱内，其源多为杂质的氯化物，在高温下，杂质源的整齐充满整个箱内空间，并与硅表面反应，形成一层含杂质的薄氧化物，杂质由氧化物层直接向硅内扩散。
可以通过调节源温来改变杂质源的浓度，携带气体要进行纯化和干燥处理，源瓶的密封性要好，不能漏气。
液态源和气态源的区别：液态源一般都是杂质化合物，在高温下杂质化合物与硅反应释放出杂质原子或者杂质化合物分解产生的杂志氧化物再与硅反应释放出杂质原子。
气态源：进入扩散炉的气体，除了气态杂质源外，还要通入稀释气体，或者气态杂质源进行化学反应的气体。
一般现在硅表面进行化学反应生成掺杂氧化层，杂质再由氧化层向硅中扩散。
可以通过调节各气体流量来控制表面的杂质浓度，杂质源毒性大，易燃易爆，操作要格外小心。
第五章1 离子注入的工艺特点是什么？浅结形成，低温工艺，化合物半导体，多种杂质掺杂。
2 离子注入的工艺原理注入能量，注入剂量，电子阻制本领与核阻止本领的概念离子与晶格原子的相互作用。
3 离子注入的射程分布离子注入的杂质分布特点，投影射程和峰值浓度的概念，沟道效应产生的原因和避免方法。
注入损伤、及损伤与注入能量、注入离子大小的关系。
热退火的定义、作用及方法硅中硼、磷的退火特性第六章物理气相沉积1 物理气相淀积概念及常用的物理气相沉积包括？2 真空蒸发镀膜的原理与特点，及其物理过程。
蒸发源的加热方法：电阻加热源、电子束蒸发源、激光加热源、高频感应加热蒸发源各自的特点。
3 溅射的概念，辉光放电的原理4 溅射阈值和溅射率的概念，以及影响溅射率的因素，溅射的方法主要包括哪几种及其概念，了解磁控溅射的概念和原理。
第七章化学气相沉积1 CVD的概念，CVD的基本过程是什么，边界层的概念及影响边界层厚度的因素是哪些？2 Grove模型，控制CVD工艺的两步工艺过程是什么，由Grove模型得到的两个重要结论是什么？要详细掌握CVD的沉积速率和温度关系。
3 掌握CVD系统的主要结构，和常见的CVD系统包括：APCVD、LPCVD、PECVD 的定义各自的特点。
什么是气缺现象，解决方法是什么。
4 多晶硅的物理结构特点和力学特性是什么？多晶硅电学特性与单晶硅有何区别，并解释原因。
化学沉积多晶硅反应方程式5 SiO2的低温CVD方法包括哪几种？什么叫保形覆盖，到达角的概念。
决定薄膜覆盖的三种机制是什么，并能解释其概念。
第八章1 ULSI对光刻技术的基本要求包括哪几条？光刻工艺流程包括：甩胶，前烘，曝光，显影，坚膜，腐蚀，去胶。
各工艺的概念、方法及目的。
2 曝光方法接触曝光，接近式曝光，光学投影曝光的概念和优缺点。
最小分辨率由什么决定？驻波效应，及减小驻波效应的办法。
3 光刻胶属性：对比度，光敏度，粘着力的概念，光刻胶技术的主要弊病：毛刺，钻蚀，脱胶，针孔，套刻精度，小岛4 掩膜版的使用什么基底材料和很么金属材料？为什么。
什么是移相掩膜？5 新型曝光技术x射线曝光中，半阴影和几何畸变的定义。
X射线曝光用的掩膜版与紫外曝光用掩膜版有何不同。
电子束直写曝光定义，临近效应定义。
ULSI对图形转移的要求是什么？各向异性度，选择比的定义。
6 湿法刻蚀和干法刻蚀的定义。
掌握Si和SiO2湿法刻蚀的方法和反应方程式。
7 干法刻蚀种类，及各自定义和特点。
SiO2的干法刻蚀方法。
第九章1 金属材料在集成电路中的应用主要划分为几类？并解释之。
2 集成电路对金属化材料的特性要求主要有几点。
3 Al/Si接触中的尖楔现象概念和主要的解决办法是什么。
4 电迁移现象的概念和改进办法。
中值失效时间的定义。
5双大马士革工艺Cu互联集成工艺步骤。
6 什么是低K介质？对低K介质的要求包括哪些？制备工艺包括？7 低k介质和Cu互连工艺中的可靠性问题包括哪几方面？8 多晶硅栅技术的主要特点是什么？9 多晶硅栅技术的优点为？其局限是？10 金属硅化物在ULSI技术中的应用主要包括？11 多层金属互联对ULSI的意义？13 CMP的概念和基本工艺过程。
14 通孔和接触孔的概念。
第十章1 集成电路中的隔离技术主要包括哪些？2 COMS集成电路中阱的概念，什么p阱n阱和双阱？3 典型的双阱工艺流程。
4 双阱CMOS IC 的工艺流程（能简述）。
5 平面双极集成电路中的晶体管主要有哪三种？要能画出结构图。
6 标准埋层双极晶体管工艺流程示。
能简述并能画图。
7 双层多晶硅自对准发射极和基区接触工艺的过程示意图。
8 BiCMOS的概念。