译码器74HC138详细资料
74HC138_中文资料(工程师必备蓝桥)
74HC138：工程师必备的蓝桥芯片详解一、74HC138芯片概述1. 输入端：具有3个地址输入端（A、B、C）和1个使能端（E1、E2A、E2B）；2. 输出端：共有8个输出端（Y0至Y7），分别对应8种不同的输入状态；3. 逻辑功能：当使能端有效时，根据地址输入端的组合，选择一个输出端为低电平，其余输出端为高电平；4. 驱动能力：输出端可驱动8个TTL负载。
二、74HC138芯片引脚功能1. A、B、C：地址输入端，用于选择输出端；2. E1：使能端1，低电平有效；3. E2A、E2B：使能端2，用于扩展译码器，低电平有效；4. Y0至Y7：输出端，对应8种不同的输入状态。
三、74HC138芯片工作原理74HC138芯片的工作原理如下：1. 当使能端E1为低电平，且E2A和E2B中至少有一个为高电平时，芯片处于工作状态；2. 根据地址输入端A、B、C的组合，选择一个输出端为低电平，其余输出端为高电平；3. 当使能端无效时，所有输出端均为高电平。
四、74HC138芯片应用示例假设我们需要设计一个电路，根据输入的三个开关状态（A、B、C），控制8个LED灯的亮灭。
具体步骤如下：1. 将74HC138芯片的A、B、C端分别连接到三个开关；2. 将E1端接地，确保芯片始终处于工作状态；3. 将E2A和E2B端接高电平，扩展译码器功能；4. 将Y0至Y7端分别连接到8个LED灯的正极，负极接地；5. 根据开关状态，对应的LED灯会点亮。
五、74HC138芯片的优势与应用场景74HC138芯片以其独特的优势，在多个领域发挥着重要作用：1. 优势：高集成度：一个小巧的芯片就能实现八路译码功能；低功耗：CMOS工艺制造，功耗较低，适用于电池供电设备；稳定性强：输出端具有高抗干扰能力，确保电路稳定运行；兼容性好：与TTL逻辑电平兼容，便于与其他数字电路芯片配合使用。
2. 应用场景：数字电路设计：用于地址译码、信号分配等；自动化控制：实现多种控制信号的切换；仪器仪表：用于多通道选择和信号处理；计算机及外设：用于接口电路设计，实现数据传输和控制。
74HC138三八译码器的应用 - 单片机
74HC138三八译码器的应用 - 单片机在我们设计单片机电路的时候，单片机的IO口数量是有限的，有时并满足不了我们的设计需求，比如我们的STC89C52RC一共是32个IO口，但是我们为了控制更多的器件，就要使用一些外围的数字芯片，这种数字芯片由简单的输入逻辑来控制输出逻辑，比如74HC138这个三八译码器，图1是74HC138在我们原理图上的一个应用。
图174HC138应用原理图从这个名字来分析，三八译码器，就是把3种输入状态翻译成8种输出状态。
从图1所看出来的，74HC138一共有1~6一共是6个输入引脚，但是其中4、5、6这三个引脚是使能引脚。
使能引脚和我们前边讲74HC245的OE引脚是一样的，这三个引脚如果不符合规定的输入要求，Y0到Y7不管你输入的1、2、3引脚是什么电平状态，总是高电平。
所以我们要想这个74HC138正常工作，ENLED那个输入位置必须输入低电平，ADDR3位置必须输入高电平，这两个位置都是使能控制端口。
不知道大家是否记得我们第二课的程序有这么两句ENLED=0；ADDR3=1；就是控制使这个74HC138使能的。
这类逻辑芯片，大多都是有使能引脚的，使能符合要求了，那下面就要研究逻辑控制了。
对于数字器件的引脚，如果一个引脚输入的时候，有0和1两种状态；对于两个引脚输入的时候，就会有00,01,10,11这四种状态了，那么对于3个输入的时候，就会出现8种状态了，大家可以看下边的这个真值表——图，其中输入是A2，A1，A0的顺序，输出是从Y0，Y1....Y7的顺序。
图274HC148真值表从图2可以看出，任一输入状态下，只有一个输出引脚是低电平，其他的引脚都是高电平。
我们清楚的知道，8个LED小灯的总开关三极管Q16基极的控制端是LEDS6，也就是Y6输出一个低电平的时候，可以开通三极管Q16，从右侧的希望输出的结果，我们可以推导出我们的A2，A1，A0的输入状态应该是110，那我们再来看下原理图3。
(完整word版)实验四74HC138译码器实验
实验四 74HC138译码器实验一、实验目的与要求1、掌握74HC138译码器的工作原理，熟悉74HC138译码器的具体运用连接方法,了解74HC138是如何译码的。
2、认真预习本节实验内容，尝试自行编写程序，填写实验报告二、实验内容1、编写程序：使用82C55的PC0、PC1、PC2控制74HC138的数据输入端，通过译码产生8选1个选通信号，轮流点亮8个LED指示灯。
2、运行程序，验证译码的正确性。
1C3区C3区C3B4区：CS、A0、A1——A3区:CS1、A0、A12、调试程序,查看运行结果是否正确。
五、实验程序及流程图。
MODEL TINYCon_8255 EQU0F003H;8255控制口PC_8255 EQU 0F002H；8255 PC口.STACK 100.CODESTART:MOV DX，Con_8255MOV AL,80HOUT DX，AL;8255初始化，PC口作输出用MOV DX,PC_8255MOV AL,0START1：OUT DX，ALCALL DelayINC ALJMP START1Delay PROC NEAR;延时Delay1：XOR CX，CXLOOP ＄RETDelay ENDPEND START六、实验结果8个LED灯循环亮灭。
七、实验总结74HC138译码器通过将ABC三个口表示的十进制数转换为Y0-Y7显示的二进制数实现译码，并且可与控制端口一起实现对地址的选择。
还可以将74HC138译码器与8255的三个端口连在一起,实现对它的编程控制。
138译码器 文档
74h c138 3-8线译码器,译码器也称解码器，译码过程实际上是一种翻译过程,即编码之逆过程。
译码器之输入是n位二值代码，输出是m个表征代码原意之状态信号（或另一种代码）。
一般情况下有m小于等于2之n次方，即译码器输入线比输出线要少。
译码器按其功能可分为三大类：（1）变量译码器：将输入之二进制代码还原为原始输入信号。
例如有两位二进制代码（0 ，1），可经译码器还原为四个信号状态（0，0）（0，1）（1，0) (1，1)（2）代码变换译码器：用于将一个数据之不同代码之间之相互转换。
例如二－十进制译码器可将8421码转换为十个状态。
（3）显示译码器：将数字、文字或符号之代码还原成相应之数字、文字、符号并显示出来之电路74hc138 3-8线译码器/CD74HC138 ，CD74HC238和CD74HCT138 ，CD74 HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。
hc138 作用原理于高性能之存贮译码或要求传输延迟时间短之数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统之效率。
将快速赋能电路用于高速存贮器时,译码器之延迟时间和存贮器之赋能时间通常小于存贮器之典型存取时间,这就是说由肖特基钳位之系统译码器所引起之有效系统延迟可以忽略不计。
HC138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个低电平输出。
两个低电平有效之赋能输入端和一个高电平有效之赋能输入端减少了扩展所需要之外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。
在解调器应用中,赋能输入端可用作数据输入端。
图1 引脚图图2 功能图图3 测试电路和波形应用电路：图4 舞台发光二极管灯光图5 可编程时钟定时器电路由上表可见74HC138译码器输出低电平有效。
为增加译码器功能，除三个输入端C、 B、 A 外，还设置了G1、/G2A，/G2B，使译码器具有较强之抗干扰能力且便于扩展。
译码器及74HC138中文资料
译码器及74HC138中文资料
单片机 2009-08-25 17:41 阅读275 评论0
字号：大中小
译码器也称解码器，译码过程实际上是一种翻译过程,即编码的逆过程。
译码器的输入是n位二值代码，输出是m个表征代码原意的状态信号（或另一种代码）。
一般情况下有m小于等于2的n次方，即译码器输入线比输出线要少。
译码器按其功能可分为三大类：
（1）变量译码器：将输入的二进制代码还原为原始输入信号。
例如有两位二进制代码（0 ，1），可经译码器还原为四个信号状态（0，0）（0，1）（1，0) (1，1)
（2）代码变换译码器：用于将一个数据的不同代码之间的相互转换。
例如二－十进制译码器可将8421码转换为十个状态。
（3）显示译码器：将数字、文字或符号的代码还原成相应的数字、文字、符号并显示出来的电路。
74HC138为3线－8线变量译码器
74HC138管脚图：
74HC138功能表：
由上表可见74HC138译码器输出低电平有效。
为增加译码器功能，除三个输入端C、B、A 外，还设置了G1、/G2A，/G2B，使译码器
具有较强的抗干扰能力且便于扩展。
当G1＝0时，不管其他输入如何，电路输出均为“1”，即无译码输出；只有当G1＝1，且/G2A＝/G2B＝0时，译码器才处于允许工作状态，输出与输入二进制码相对应，如CBA=110 时，Y6输出低电平。
74LS138管脚功能的主要 介绍
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
中微爱芯逻辑芯片通用系列AIP74HC,AIP74HCT
AIP74HC138概述AIP74HC138是高速CMOS电路，管脚与LSTTL系列兼容。
AIP74HC138译码器有3个二进制加权地址输入端（A0，A1，A2），当输入有效时，输出8个互相独立的低电平有效的输出信号（Y0～Y7）。
AIP74HC138 有3个使能输入端：2个低电平有效(E1和E2)和1个高电平有效（E3）。
如果使能输入端无效，每个输出都为高。
芯片的多路使能功能方便AIP74HC138进行并行扩展，扩展成为一个32位译码器仅需要4只AIP74HC138 和一个反向器。
利用AIP74HC138的一个低有效输入作为数据输入，其他使能输入端作为信号输入的关闭闸门，AIP74HC138 可作为8输出的信号分离器。
其主要特点如下：●较宽的工作电压：2~6V●输出能驱动10个LSTTL负载●工作温度分两档：-40℃～+85℃；-40℃～+125℃●可作信号分离●多路使能功能方便扩展●可作为内存芯片的选择解码芯片●互相独立的低电平有效的输出信号●封装形式：DIP16 / SOP162.2、引脚排列图AiP74HC / HCT04概述AiP74HC / HCT04是一个十六进制逆变器。
输入端包括钳位二极管，这些钳位二极管允许使用限流电阻将输入端连接到超过VCC的电压。
主要特点：●输入级别：●对于AiP74HC04：CMOS级别●对于AiP74HCT04：TTL电平●规定温度为-40℃至+ 85℃●包装信息：DIP14 / SOP14 / TSSOP14引脚排列图AiP74HC HCT245概述AiP74HC / HCT245是具有三态输出的8位收发器。
该器件具有一个输出使能OE和用于方向控制的发送/接收（DIR）。
OE上的高电平会导致输出呈现高阻态关断状态。
输入包括钳位二极管。
这样就可以使用限流电阻将输入接口连接到超过VCC的电压。
主要特点：输入级别：对于AiP74HC245：CMOS级别对于AiP74HCT245：TTL电平八路双向总线接口同相三态输出多种包装选择规定温度为-40℃至+ 85℃包装信息：DIP20 / SOP20 / TSSOP20引脚排列图概述AiP74HC164是高速CMOS电路，管脚与低功耗肖特基TTL（LSTTL）系列兼容。
74hc138 74HC138芯片资料 74HC138芯片
74hc138 3-8线译码器/复工器哈里斯（Texas Instruments）CD74HC138 ，CD74HC238和CD74HCT138 ，CD74HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。
hc138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。
将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。
HC138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个低电平输出。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。
在解调器应用中,赋能输入端可用作数据输入端。
74HC138 74HCT138 T1TRUTH TABLE真值功能表INPUTS输入Outputs输出ENABLE使能ADDRE SS地址E 3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7X X H X X X H H H H H H H HL X X X X X H H H H H H H HX H X X X X H H H H H H H HH L L L L L L H H H H H H HH L L L L H H L H H H H H HH L L L H L H H L H H H H HH L L L H H H H H L H H H HH L L H L L H H H H L H H HH L L H L H H H H H H L H HH L L H H L H H H H H H L HH L L H H H H H H H H H H LAbsolute Maximum Ratings绝对最大额定值DC Supply V oltage, VCC 直流供电电压-0.5V to 7VDC Input Diode Current, IIKFor VI < -0.5V or VI > VCC + 0.5V 输入二极管电流±20mADC Output Diode Current, IOKFor VO < -0.5V or VO > VCC + 0.5V直流输出二极管电流±20mADC Output Source or Sink Current per Output Pin, IOFor VO > -0.5Vor VO < VCC + 0.5V±25mADC VCC or Ground Current, ICC or IGND直流电流虚拟通道连接或接地±50mA Operating Conditions 操作条件Temperature Range (TA) 温度范围-55℃ to 125℃Supply V oltage Range, VCC 电源电压范围，虚拟通道连接HC Types2V to 6V HCT Types 4.5V to 5.5VDC Input or Output V oltage, VI, VO 输入或输出直流电压0V to VCCInput Rise and Fall Time输入上升和下降时间2V 1000ns (Max) 4.5V 500ns (Max) 6V . 400ns (Max)Thermal Information热特性Thermal Resistance (Typical, Note 3)热电阻qJA (℃/W) PDIP 封装90SOIC 封装115SSOP 封装155 Maximum Junction Temperature最高结温150℃Maximum Storage Temperature Range储存温度范围-65℃ to 150℃Maximum Lead Temperature 焊接温度(Soldering 10s)(SOIC -Lead Tips Only)300℃DC SPECIFICA TIONS直流电气规格：Paramete r 参数符号T est Condition测试条件VCC25℃-40℃TO85℃-55℃to125℃Unit单位VI(V)IO(mA)(V)最小典型最大最小最大最小最大High Level Input VIH--21.5-- 1.5- 1.5-V4.5 3.-- 3.1- 3.15-V oltage输入高电平电压15564.2-- 4.2- 4.2-Low LevelInputV oltage输入低电平电压VIL--2--0.5-0.5-0.5V4.5--1.35-1.35- 1.356-- 1.8- 1.8- 1.8High Level OutputV oltage输出高电平电压CMOS Loads VOHVIHorVIL-0.0221.9-- 1.9- 1.9-V4.54.4-- 4.4- 4.4-65.9-- 5.9- 5.9-High Level OutputV oltage输出高电平电压TTL Loads ----------4 4.53.98--3.84- 3.7--5.265.48--5.34- 5.2-Low Level OutputV oltage输出低电平电压CMOS Loads VOLVIHorVIL0.022--0.1-0.1-0.1V4.5--0.1-0.1-0.16--0.1-0.1-0.1Low Level OutputV oltage输出低电平电压TTL Loads ---------4 4.5--0.26-0.33-0.4 5.26--0.26-0.33-0.4InputLeakage Current输入漏电流IIVCCorGND-6--±0.1-±1-±1μAQuiescent Device Current静ICCVCCor06--8-80-160μA态电源电流GN DDC SPECIFICA TIONS直流电气规格（续）Parameter 参数SYMBOL符号T est Condition测试条件VCC25℃-40℃ TO85℃-55℃ TO 125℃Unit单位VI(V)IO (mA)(V)最小典型最大最小最大最小最大High Level Input V oltage VIH-- 4.5 to 5.52--2-2-VLow Level Input V oltage输入低电平电压VIL-- 4.5 to 5.5--0.8-0.8-0.8VHigh Level OutputV oltage输出高电平电压CMOS LoadsVOH VIHorVIL-0.024.54.4--4.4-4.4-VHigh Level OutputV oltage输出高电平电压TTL Loads -4 4.53.98--3.84-3.7-VLow Level OutputV oltage输出低电平电压CMOS Loads VOL VIHorVIL0.024.5--0.1-0.1-0.1VLow Level OutputV oltage输出低电平电压TTL Loads 4 4.5--0.26-0.33-0.4VInput Leakage Current输入漏电流IIVCCandGND0 5.5-±0.1-±1-±1μAQuiescent Device Current ICCVCCorGN0 5.5--8-80-160μADAdditional Quiescent Device Current Per Input Pin: 1 Unit 单位 Load (Note 4)DI CCV C C -2.1-4.5 to5.5- 100 360-450-490μASwitching Specifications Input tr, tf = 6ns 开关规格Parameter 参数SYM BOL 符号T est Condition 测试条件SVC C (V ) 25℃ -40℃ TO 85℃-55℃ TO 125℃ Unit 单位S最小 典型 最大最小最大 最小最大Propagation Delay 传播延迟 Address to Output 地址输出 tPLH, tPHLCL = 50pF2- - 150 -190 - 225 ns4.5 - -30 - 38 - 45 ns CL = 15pF 5 - 13 - - - - - ns CL = 50pF6- -26- 33-38ns应用电路（点击放大）：舞台发光二极管灯光可编程时钟定时器电路74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。
74HC138译码器实验
74HC138译码器实验一、实验目的掌握74138电路的基本知识及由软件编译的译码器控制方式。
二、实验说明译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
三、实验步骤由软件控制138译码器的工作方式，可以改变A,B,C 的端口而改变其译码输出JD6口接8位发光二极管JD10，显示译码输出值。
本实验要用到单片机最小应用系统（F1区）、八位逻辑电平输出（B1区）、十六位逻辑电平显示（I4区）和译码器模块（C5区）。
1、单片机最小应用系统CPU 的P1口JD1F 接138译码器上的JD2C,而138译码器的JD3C 接到十六位逻辑显示JD2I ，A 、B 、C 接八位逻辑电平输出的K2，K1，K0。
（K2为低位，K0为高位如要选择Y1，K2、K1、K0对应的值为001）2、用串行数据通信线连接计算机与仿真器，把仿真器插到模块的锁紧插座中，请注意仿真器的方向：缺口朝上。
3、打开Keil uVision2仿真软件，首先建立本实验的项目文件，接着添加“TH27_74138译码程序.ASM ”源程序，进行编译，直到编译无误。
4、编译无误后，全速运行程序。
改变K0，K1，K2的状态观察发光二极管的显示，是否与控制端口的对应。
5、也可以把源程序编译成可执行文件，用ISP 烧录器烧录到89S52/89S51芯片中。
（ISP 烧录器的使用查看附录二）四、实验程序（见光盘中的程序文件夹） 五、原理图A 1B 2C3G2A 4G2B 5G16Y77Y69Y510Y411Y312Y213Y114Y015U6C74LS13812345678JD2C12345678JD3C Y0-7ABC。
AIP74AHC,AIP74AHCT中微爱芯逻辑芯片
AIP74HC138概述AIP74HC138是高速CMOS电路，管脚与LSTTL系列兼容。
AIP74HC138译码器有3个二进制加权地址输入端（A0，A1，A2），当输入有效时，输出8个互相独立的低电平有效的输出信号（Y0～Y7）。
AIP74HC138 有3个使能输入端：2个低电平有效(E1和E2)和1个高电平有效（E3）。
如果使能输入端无效，每个输出都为高。
芯片的多路使能功能方便AIP74HC138进行并行扩展，扩展成为一个32位译码器仅需要4只AIP74HC138 和一个反向器。
利用AIP74HC138的一个低有效输入作为数据输入，其他使能输入端作为信号输入的关闭闸门，AIP74HC138 可作为8输出的信号分离器。
其主要特点如下：●较宽的工作电压：2~6V●输出能驱动10个LSTTL负载●工作温度分两档：-40℃～+85℃；-40℃～+125℃●可作信号分离●多路使能功能方便扩展●可作为内存芯片的选择解码芯片●互相独立的低电平有效的输出信号●封装形式：DIP16 / SOP162.2、引脚排列图AiP74HC / HCT04概述AiP74HC / HCT04是一个十六进制逆变器。
输入端包括钳位二极管，这些钳位二极管允许使用限流电阻将输入端连接到超过VCC的电压。
主要特点：●输入级别：●对于AiP74HC04：CMOS级别●对于AiP74HCT04：TTL电平●规定温度为-40℃至+ 85℃●包装信息：DIP14 / SOP14 / TSSOP14引脚排列图AiP74HC HCT245概述AiP74HC / HCT245是具有三态输出的8位收发器。
该器件具有一个输出使能OE和用于方向控制的发送/接收（DIR）。
OE上的高电平会导致输出呈现高阻态关断状态。
输入包括钳位二极管。
这样就可以使用限流电阻将输入接口连接到超过VCC的电压。
主要特点：输入级别：对于AiP74HC245：CMOS级别对于AiP74HCT245：TTL电平八路双向总线接口同相三态输出多种包装选择规定温度为-40℃至+ 85℃包装信息：DIP20 / SOP20 / TSSOP20引脚排列图概述AiP74HC164是高速CMOS电路，管脚与低功耗肖特基TTL（LSTTL）系列兼容。
74HC138中文资料_数据手册_参数
74HCT138 3至8行解码器/解复用器;反相 [1] 对于DIP16封装：P TOT 线性降低12 MW / K以上70 C. [2] 对于SO16封装：P TOT 线 性降低至70 MW / K以上 C. [3] 对于SSOP16和TSSOP16封装：P TOT 线性降低 至 5.5 MW / K以上 C. [4] 对于DHVQFN16封装：P TOT 线性降低 至 4.5 MW / K，高于60 C. 8.推荐工作条件 9.静态特性 P TOT总功耗 DIP16封装 [1] - 750 SO16封装 [2] - 500毫瓦 SSOP16包 [3] - 500毫瓦 TSSOP16包 [3] - 500毫瓦 DHVQFN16包 [4] - 500毫瓦表4 限制值 ...继续根据绝对大额定值系统（IEC 60134）.电压以GND为参考（地= 0 V）.符号参数条件敏马克斯单元表5推荐工作条件电压以GND为参考（地= 0 V）符号参数 条件 74HC138 74HCT138单元敏典型马克斯敏典型马克斯 V CC电源电压 2.0 5 6 4.5 5 5.5 V V 我输入电压 0 - V CC 0- V CC V V O 输出电压 0 - V CC 0- V CC V T AMB环境温度 -40 +25 +125 -40 +25 +125 C ΔT/ΔV输入转换升降率 V CC = 2.0 V - - 625 - - - NS / V V CC = 4.5V - 1.67 139 - 1.67 139 NS / V V CC = 6.0 V - - 83 - - - NS / V表6静态特性在推荐的操作条件下;电压参考GND（地= 0 V）.符号参数条件 T AMB = 25 C T AMB = -40°C至 + 85 C T AMB = -40°C至 +125 C单元敏典型马克斯敏马克斯敏马克斯 74HC138 V IH高水平输入电压 产品数据表 2012年6月4日至27日 17之19恩智浦半导体 74HC138; 74HCT138 3至8行解码器/解复用器;反相 15.法律信息 15.1数据表 状态 [1]请在启动或完成设计之前查阅近发布的文档. [2]术语“短数据表”在“定义”一节中进行了解释. [3]本文档中描述的设 备的产品状态可能在本文档发布后发生变化，并且在多个设备的情况下可能会有所不同.新的产品状态有关信息可以在网址 上找到. 15.2定义草案 - 文件仅为草案版本.内容还在内部审查和正式批准，可能会导致修改或添加.恩 智浦半导体不给任何陈述或保证的准确性或完整性包含在这里的信息，并且对后果不承担任何责任使用这些信息.简短的数据 表 - 简短的数据表是来自完整数据表的摘录具有相同的产品型号和标题.一个简短的数据表是打算仅供快速参考，不应依赖于 详细说明完整的信息.有关详细和完整的信息，请参阅相关的完整数据可通过当地恩智浦半导体销售部门索取办公室.如果与短 数据表有任何不一致或冲突，应以完整的数据表为准.产品规格 - 产品中提供的信息和数据数据表应按照约定的方式定义产品 的规格恩智浦半导体及其客户，除非恩智浦半导体和客户已经以书面形式明确表示同意.然而，在任何情况下，恩智浦半导体 产品的协议应是有效的被视为提供了超出上述范围之外的功能和品质产品数据表. 15.3免责声明有限保修和责任 - 本文件中的信 息被认为是准确可靠.但是，恩智浦半导体并没有给予任何陈述或保证，明示或暗示，准确性或这些信息的完整性，对此不承 担任何责任使用这些信息的后果.恩智浦半导体不采纳如果信息提供，则对本文件中的内容负责恩智浦半导体以外的来源.恩智 浦半导体不对任何间接的，附带的，惩罚性的，特殊的或相应的损害赔偿（包括但不限于 - 损失利润，
74HC138中文资料
74HC138中文资料74H C138是一款高速C MOS器件，74H C138引脚兼容低功耗肖特基TTL（LS TTL）系列。
74HC138译码器可接受3位二进制加权地址输入（A0, A1和A3），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。
74H C138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。
除非E1和E2置低且E3置高，否则74H C138将保持所有输出为高。
利用这种复合使能特性，仅需4片74H C138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。
任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74H C138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。
74H C138与74H C238逻辑功能一致，只不过74HC138为反相输出74HC138功能:CD74HC138 ，CD74HC238和CD74HCT138 ，CD74HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。
74HC138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。
将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。
HC138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个低电平输出。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。
在解调器应用中,赋能输入端可用作数据输入端。
74HC138 特性1多路分配功能 2 复合使能输入，轻松实现扩展3兼容JEDEC标准no.7A 4存储器芯片译码选择的理想选择低有效互斥输出ESD保护HBM EIA/JESD22-A114-C超过2000 V MM EIA/JESD22-A115-A超过200 V温度范围-40～+85 ℃-40～+125 ℃74HC245简介：总线驱动器，典型的TTL型三态缓冲门电路。
实验一74HC138译码器实验
实验一 74HC138 译码器实验一、实验目的与要求：1、掌握74HC138 译码器的工作原理，熟悉74HC138 译码器的具体运用连接方法，了解74HC138 是如何译码的。
2、认真预习本节实验内容，尝试自行编写程序，填写实验报告二、实验设备：STAR 系列实验仪一套、PC 机一台三、实验内容：1、编写程序：使用82C55 的PC0、PC1、PC2 控制74HC138 的数据输入端，通过译码产生8选1 个选通信号，轮流点亮8 个LED 指示灯。
2、运行程序，验证译码的正确性。
四、实验步骤：1、连线说明：C3 区：A、B、C —— B4 区：PC0、PC1、PC2C3 区：G1、G2A、G2B —— C1 区：VCC、GND、GNDC3 区：JP35 —— G6 区：JP65（LED 指示灯）B4 区：CS、A0、A1 —— A3 区：CS1、A0、A12、调试程序，查看运行结果是否正确。
.MODEL TINYCon_8255 EQU 0F003H ;8255控制口PC_8255 EQU 0F002H ;8255 PC口.STACK 100.CODESTART: MOV DX,Con_8255MOV AL,80HOUT DX,AL ;8255初始化,PC口作输出用MOV DX,PC_8255MOV AL,0START1: OUT DX,ALCALL DelayINC ALJMP START1Delay PROC NEAR ;延时Delay1: XOR CX,CXLOOP $RETDelay ENDPEND START五、实习总结：通过今天一上午的实习,总算有了成果,在STAR ES598PC实验仪上,根据实习指导书上的要求,把该连的线都连上。
之后又打开程序以及实验仪的开关，运行程序，实验仪上的8个指示灯就会按照顺序依次闪亮。
刚开始要实习的时候心里特别的紧张，因为自己感觉这门课学的不好。
不过幸好刚开始的实习都有现成的代码，我们需要做的就是对已有的代码测试一下，并观察实验仪上的LED灯是否会正确显示，然后就是读代码，分析代码，并从中学习别人的编程思路。
实验二74HC138译码器实验（学生）
实验⼆74HC138译码器实验（学⽣）实验⼆ 74HC138译码器实验⼀、实验⽬的与要求1、掌握74HC138译码器的⼯作原理，熟悉74HC138译码器的具体运⽤连接⽅法，了解74HC138是如何译码的。
2、认真预习本节实验内容，尝试⾃⾏编写程序，填写实验报告⼆、实验设备STAR系列实验仪⼀套、PC机⼀台（1）实验要求要求从8255的C⼝低4位输出数据，控制74LS138的ABC端⼝，74LS138控制LED信号灯，使信号灯从第1个开始点亮，间隔⼀定时间，依次点亮第⼆个，直到第8个，每次只点亮⼀个。
如果要反⽅向点亮，程序应该如何调整。
如果要求正⽅向逐个点亮，最后8个灯全亮。
程序⼜该如果调整。
（2）连线说明C3区：A、B、C ——B4区：PC0、PC1、PC2C3区：G1、G2A、G2B ——C1区：VCC、GND、GNDC3区：JP35 ——G6区：JP65（LED指⽰灯）B4区：CS、A0、A1 ——A3区：CS1、A0、A1（3）程序部分8255地址分配：PA：0F000PB：0F001PC：0F002控制⼝：0F003程序开始部分，汇编部分⾃⼰补全：1．正⽅向点亮的程序：.MODEL TINYCon_8255 EQU 0F003H ;8255控制⼝PC_8255 EQU 0F002H ;8255 PC⼝.STACK 100.CODESTART: MOV DX,Con_8255MOV AL,80HOUT DX,AL ;8255初始化,PC⼝作输出⽤MOV DX,PC_8255MOV AL,0START1: OUT DX,AL ；把0输出到8255的PC⼝CALL Delay ；延时INC AL ;AL加1，改变亮灯的状态JMP START1Delay：PROC NEAR ;延时Delay1: XOR CX,CXLOOP $RETDelay ENDPEND START说明：本实验只⽤到PC0、PC1、PC2三个引脚，分别接到74LS138的A、B、C引脚。
利用74HC138制作4线—16线译码器
《组合逻辑电路的分析与设计》————利用74HC138制作4线—16线译码器院系：电子与信息工程学院利用74HC138制作4线—16线译码器一、实验目的1、掌握译码器的测试方法。
2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。
3、掌握用译码器构成组合电路的方法。
二、实验仪器1、数字电路实验箱2、74HC138 3-8线译码器 2片三、实验原理1、CMOS器件74HC138的逻辑功能及应用74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。
74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。
除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。
利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。
任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。
其引脚排列如下图（一）所示图（一）74HC138功能表如下表（一）所示：输入输出E1（非）E2(非)E3A2A1AY0（非）Y1（非）Y2（非）Y3（非）Y4（非）Y5（非）Y6（非）Y7（非）H L H L L L L H H H H H H H H L H L L H H L H H H H H H H L H L H L H H L H H H H H H L H L H H H H H L H H H H H L H H L L H H H H L H H H H L H H L H H H H H H L H H H L H H H L H H H H H H L H L L H H H H H H H H H H H LL X X X X X H H H H H H H H X H X X X X H H H H H H H H表（一）3、用两个3线-8线译码器构成4线-16线译码器。
74HC138应用,讲得真的很清楚、很明白。
74HC138资料及应用一、74HC138管脚图E3、E2、E1是使能输入端，E1和E2低电平有效，E3高电平有效。
A0、 A1和A3是控制输入端，由他们的组合决定Y的输出。
Y0——Y7是输出端，输出低电平，同一时刻八个Y之中只有一个输出有效。
74HC138图二、真值表三、引脚接法及应用举例（一）74HC138连接图（1）接法如上图中所示，一般1.E3 接电源、E2、E1接地；2.管脚A、B、C接单片机P口的控制信号；3.Y0——Y7接输出对象。
（2）应用举例上图中，输入管脚A、B、C分别由P1.0、P1.1、P1.2信号控制，Y0——Y7输出做其他芯片的片选信号。
根据真值表，当P1.0=0、P1.1=0 、P1.2=0时，Y0=0，CS1=0，选通62256芯片；同理，当P1.0=1、P1.1=0 、P1.2=0时，Y1=0，CS2=0，选通DS12887芯片。
其他依次类推。
（二）E3 接高、E2、E1接地。
一个简易程序：138译码器实验控制跑马灯#include <reg51.h>sbit HC138A = P2^2; //定义译码器输入端A 在 P2.2 管脚上sbit HC138B = P2^3; //定义译码器输入端B 在 P2.3 管脚上sbit HC138C = P2^4; //定义译码器输入端C 在 P2.4 管脚上void delay(unsigned int i){unsigned char j;for(i; i > 0; i--)for(j = 255; j > 0; j--);}main(){// 点亮第一个LED灯HC138C = 0; HC138B = 0; HC138A = 0; delay(1500); //延时// 点亮第二个LED灯HC138C = 0; HC138B = 0; HC138A = 1; delay(1500); //延时// 点亮第三个LED灯HC138C = 0; HC138B = 1; HC138A = 0; delay(1500);// 点亮第四个LED灯HC138C = 0; HC138B = 1; HC138A = 1; delay(2000);// 点亮第五个LED灯HC138C = 1; HC138B = 0; HC138A = 0;delay(1500);// 点亮第六个LED灯HC138C = 1; HC138B = 0; HC138A = 1; delay(1500);HC138C = 1; HC138B = 1; HC138A = 0; delay(1500);HC138C = 1; HC138B = 1; HC138A = 1; delay(1500);}。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74hc138 3-8线译码器,译码器也称解码器，译码过程实际上是一种翻译过程,即编码的逆过程。
译码器的输入是n位二值代码，输出是m个表征代码原意的状态信号（或另一种代码）。
一般情况下有m小于等于2的n次方，即译码器输入线比输出线要少。
译码器按其功能可分为三大类：
（1）变量译码器：将输入的二进制代码还原为原始输入信号。
例如有两位二进制代码（0 ，1），可经译码器还原为四个信号状态（0，0）（0，1）（1，0) (1，1)
（2）代码变换译码器：用于将一个数据的不同代码之间的相互转换。
例如二－十进制译码器可将8421码转换为十个状态。
（3）显示译码器：将数字、文字或符号的代码还原成相应的数字、文字、符号并显示出来的电路
74hc138 3-8线译码器/CD74HC138 ，CD74HC238和CD74HCT138 ， CD74HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。
hc138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。
将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特
基钳位的系统译码器所引起的有效系统延迟可以忽略不计。
HC138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个
低电平输出。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。
在解调器应用中,赋能输入端可用作数据输入端。
74HC138 74HCT138 T1TRUTH TABLE真值功能表
INPUTS 输入
Outputs输出
ENABLE 使能ADDRESS地址
E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
X X H X X X H H H H H H H H
L X X X X X H H H H H H H H
X H X X X X H H H H H H H H
H L L L L L L H H H H H H H
H L L L L H H L H H H H H H
H L L L H L H H L H H H H H
H L L L H H H H H L H H H H
H L L H L L H H H H L H H H
H L L H L H H H H H H L H H
H L L H H L H H H H H H L H
H L L H H H H H H H H H H L
CD74HC238, CD74HCT238 T1TRUTH TABLE真值表
INPUTS 输入
Outputs输出ENABLE 使能ADDRESS地址
E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X X H X X X L L L L L L L L L X X X X X L L L L L L L L X H X X X X L L L L L L L L H L L L L L H L L L L L L L H L L L L H L H L L L L L L H L L L H L L L H L L L L L H L L L H H L L L H L L L L H L L H L L L L L L H L L L H L L H L H L L L L L H L L H L L H H L L L L L L L H L H L L H H H L L L L L L L H
图1 引脚
图图2 功能图
图3 测试电路和波形
应用电路：
图4 舞台发光二极管灯光
图5 可编程时钟定时器电路
由上表可见74HC138译码器输出低电平有效。
为增加译码器功能，除三个输入端C、 B、 A 外，还设置了G1、/G2A，/G2B，使译码器具有较强的抗干扰能力且便于扩展。
当G1＝0时，不管其他输入如何，电路输出均为“1”，即无译码输出；只有当G1＝1，且/G2A＝/G2B＝0时，译码器才处于允许工作状态，输出与输入二进制码相对应，如 CBA=110 时，Y6输出低电平。