【大学课件】时序逻辑电路分析与设计方法
合集下载
数字电子技术基础第五章时序逻辑电路PPT课件
减小功耗
优化电路结构，降低电路的 功耗，减少能源浪费。
提高可靠性
通过优化设计，提高电路的 可靠性和稳定性，降低故障 发生的概率。
提高性能
优化电路结构，提高电路的 响应速度和性能，满足设计 要求。
05 时序逻辑电路的实现技术
基于中小规模集成电路的时序逻辑电路实现技术
概述
中小规模集成电路是将多个晶体管集成在一块芯片上，实现时序逻辑功能。
冒险现象
由于竞争现象的存在，时序逻辑电路 的输出可能会产生短暂的不确定状态， 这种现象称为冒险现象。
04 时序逻辑电路的设计方法
同步时序逻辑电路的设计方法
建立原始状态图
根据设计要求，确定系统的输入和输出变量，并使用状 态图表示系统的状态转换关系。
逻辑方程组
根据状态图和状态编码，列出逻辑方程组，包括状态转 移方程、输出方程和时钟方程。
分类
根据触发器的不同，时序逻辑电 路可分为同步时序电路和异步时 序电路；根据电路结构，可分为 摩尔型和米立型。
时序逻辑电路的功能与特点
功能
实现数据的存储、记忆、计数、分频 等功能。
特点
具有记忆功能、输出状态不仅与当前 输入有关还与之前状态有关、具有时 钟信号控制等。
时序逻辑电路的应用场景
01
02
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态 有关。
03
数字钟
利用时序逻辑电路实现时 间的计数和显示。
《时序逻辑电路分析》课件
优化触发器设计
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。
时序逻辑电路PPT
Y F (Q)
仅取决于电路状态
6.2.时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法
时序逻辑电路的分析：就是给定时序电路，找出该电 路的逻辑功能，即找出在输入和CLK作用下，电路的次 态和输出。由于同步时序逻辑电路是在同一时钟作用 下，故分析比较简单些，只要写出电路的驱动方程、 输出方程和状态方程，根据状态方程得到电路的状态 表或状态转换图，就可以得出电路的逻辑功能。
图6.1.2
6.1 概述
三、时序逻辑电路的分类：
根据触发器动作特点可分为同步时序逻辑电路和 异步时序逻辑电路。在同步时序逻辑电路中，存储电 路中所有触发器的时钟使用统一的CLK,状态变化发生 在同一时刻，即触发器在时钟脉冲的作用下同时翻转; 而在异步时序逻辑电路中，触发器的翻转不是同时的 没有统一的CLK,触发器状态的变化有先有后。
C Q0Q3
01000000 01011010 01100100 01111110
clk3 Q0
此电路为异步十进 制计数器
10000000 10011011 0 00 00 0 0 0
6.2.时序逻辑电路的分析方法
(6)状态转换图
/0 1110 1111
Q3Q2Q1Q0
/C/1/0Fra bibliotek/0/0
0000 0001 0010 0011
6.1 概述
图6.1.1
可以用三个方程组来描述
y1 f1(x1, x2 ,, xi , q1, q2 ,, ql )
①
输出方程 Y F ( X ,Q)
y
j
f1(x1, x2 ,, xi , q1, q2 ,, ql )
6.1 概述
图6.1.1
数字电子技术 时序逻辑电路的分析与设计 国家精品课程课件
《数字电子技术》精品课程——第6章
FF0
FF1
1J
Q0 1J
Q1
时序逻辑电路的分析与设计
&Z
FF2
1J
Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
➢驱动方程：
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
② 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
简化状态图（表）中各个状态。 （4）选择触发器的类型。
（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。
（6）根据输出方程和驱动方程画出逻辑图。
返回 （7）检查电路能否自启动。
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
2．同步计数器的设计举例
驱动方程： T1 = X T2 = XQ1n
输出方程: Z= XQ2nQ1n
（米利型）
2.写状态方程
T触发器的特性 方程为：
Qn1 TQn TQn
Q 1nQ1QX21nn TX1QQ1n1nXTQX11nQ1n X Q1n
Q1n
Qn1 2
T2 Q2n
T2Qn2
T Q n 将T1、 T2代入则得X到Q两1n Q2n XQ1nQn2
0T1 = X0 0 0 0 0 0
0
求T1、T2、Z
0T2
0
=ZX=01QX1nQ10 2nQ010n
0 0
0 1
1 0
0 0
由状态方程
求Q2n+1 、 Q1n+1
时序逻辑电路分析与设计(1)幻灯片PPT
0
Q0
0
0
1
1
0
0
Q1
0
0
Q2
0
0
1
0
0
0
Z
0
0
1
0
逻辑功能分析：异步5进制加法计数器。
电气与信息工程系
【解2】利用状态转换图分析
（l）写出驱动方程、时钟方程和状态方程
J2 Q1nQ0n
J1 1
J0
Q
n 2
K2 1
K1 1
K0 1
CP2 CP
CP1 Q0 CP0 CP
将驱动方程代入的特性方程 Qn1JQnKQn可得状态方程：
x1
z1
组合逻辑
xi
电路
zj
q1
w1
存储电路
ql
wk
信号间的逻辑关系可以用 三个向量方程来表示:
输出方程：
Z( tn ) = F[X(tn),Q(tn)]
电路输出变量逻辑式
驱动方程：
W( tn ) = H[X(tn),Q(tn)]
各触发器输入端的逻辑式
状态方程：
Q(tn+1) = G[W(tn),Q(tn)]
"1" 1K
RD Q0
RD
FF1 1J Q1 & C1 1K
RD Q1
FF2
1J Q2 C1 1K
RD Q2
Z &
电气与信息工程系
FF0
1J Q0
CP
C1
"1" 1K
RD Q0
RD
FF1 1J Q1 & C1 1K
RD Q1
（1）写出各触发器的驱动方程：
时序逻辑电路分析与设计IIIppt课件PPT精品文档38页
0
1
0
0
第二个时钟周期，第二个输入’0’进入FF0， 而前一个周期输入的’1’进入FF1
sunwq@
0000 1000 0100
8/34
串行输入/串行输出寄存器
例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态
1
0
1
0
第三个时钟周期，第三个输入’1’进入FF0， 后级继续往右移
0
0
0
0
sunwq@
0000
6/34
串行输入/串行输出寄存器
例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态
1
0
0
0
第一个时钟周期，第一个输入’1’进入FF0
0000 1000
sunwq@
7/34
串行输入/串行输出寄存器
例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态
输入
输入
输出 串行输入/并行输出
sunwq@
输出 并行输入/并行输出
循环右移
ห้องสมุดไป่ตู้
循环左移
16/34
四位并行输入/并行输出移位寄存器 (74HC195)
与或逻辑
PE: Parallel Enable MR: Master Reset
sunwq@
17/34
与或逻辑
D0~D7 Ds CE
PL
：异步并行输入 ：串行输入 ：芯片使能, Chip Enable ：并行输入使能,Parallel Load
sunwq@
15/34
移位寄存器
在时钟信号作用下，可以将数据向左或者向
右移位
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
§5-3 时序逻辑电路分析与 设计方法
学习要点： •时序电路分析方法
ppt课件
1
时序逻辑电路分析与 设计方法
5-3-1 时序逻辑电路的分析方法 5-3-2 时序逻辑电路的设计方法
退出
ppt课件
2
时序电路——任一时刻的输出状态不仅取决于该时刻的输入状 态，还与前一时刻电路的状态有关，具有记忆功 能。它主要由门电路和触发器构成。
时钟方程
列方程 输出方程 列表
逻辑图
驱动方程
状态方程
状态转换真值表 分析
说明电路功能 画图
状态转换图 时序图
例5.3.1 分析图示时序逻辑电路的逻辑功能，画出状态转换图和时序
图，并检查电路能否自启动p。pt课件
4
Q0
Q1
JQ FF0
K
RD
CP
JQ FF1
K
Q2
JQ FF2
K
&
Y
解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上 因此，它是一个同步时序逻辑电路，可不写时钟方程。
（4）画状态转换图和时序图：
ppt课件
7
Q0 Q1
Q2
111
Q2Q1Q0 /Y
/1
/0 000
/0
/0
010
110
001
/1
/0
/0
/0
101
100
011
ppt课件
8
（5）检查电路能否自启动：110和111两个状态称为“无效状态”。 如果由于某种原因而进入无效状态， 只要继续输入CP，电路便会自动返回 有效状态，则该电路能够自启动。否 则不能自启动。
10
Q0
Q1
Q2
DQ
CP
FF0
DQ FF1
DQ FF2
RD
2）驱动方程：
D0 =
Q
n 0
，D1
=
Q
n 1
，D2
=
Q
n 2
3）状态方程：DFF的特性方程 Qn+1 = D （CP上升沿有效）
将驱动方程分别代入特性方程，可得状态方
程：
Q0n1 D0 Q0n
Q1n1 D1 Q1n
Q2n1
D2
Qn
pp2t课件
c）驱动方程 各触发器输入端的逻辑表达式。 d）状态方程 将驱动方程代入相应触发器的特性方程便得到该触
发器的状态方程。 （2）列状态转换真值表。
将电路现态的各种取值代入状态方程和输出方程中进行计 算，从而得到转换真值表。 （3）电路逻辑功能的说明 根据状态转换真值表来分析和说明电路的逻辑功能。 （4）画状态转换图和时序图 上述分析步骤可用下图描述。
由以上分析知，图示电路为能自启动同步六进制加法计数器
学生练习：（P70 5-13）
5-13 试分析下图所示时序逻辑电路的逻辑功能。写出它的驱动方
程、状态方程、输出方程，列出状态转换真值表，并画出Q0～ Q2和CO的波形，检查能否自启动。
ppt课件
9
Q0
Q1
Q2
JQ FF0
K
JQ FF1
K
JQ FF2
按以下步骤进行： 1．根据设计要求，设定状态，画出原始状态转换图； 2．状态化简； 3．进行状态分配，列出状态转换的编码表； 4．选择触发器类型，求出状态方程、输出方程和驱动方程； 5．根据驱动方程和输出方程画逻辑图； 6．检查电路能否自启动。
例5.3.3 设计一个同步3位二进制加法计数器。
解（1）根据设计要求，设定状态，画状态转换图。
↑
↓
↑
（3）画状态图转换图和时序图：
ppt课件
12
Q2Q1Q0
000
111
110
101
100
011
010
001
CP Q0 Q1 Q2
（4）说明电路功能：在时钟脉冲CP的作用下，电路的8个状态按 递减规律循环变化，电路具有递减计数功 能，是一个异步3位二进制减法计数器。
ppt课件
13
5-3-2 时序逻辑电路的设计方法
器。选用3位自然二进制加法计数编码，即 S0 = 000，S1 = 001，…，S7 = 111。 由此可列出状态转换编码表。 （4）选择触发器类型，求输出方程、状态方程和驱动方程。 1）选用下降沿触发的JK触发器。
描述时序电路功能的方法——状态方程、状态转换真值表、状 态转换图和时序图等。
根据CP控制方式不同分为——同步：所有触发器的时钟输入端 CP都连在一起；
异步：触发器受不同时钟控制。
5-3-1 时序逻辑电路的分析方法
1．同步时序逻辑电路的分析方法 基本分析步骤如下： （1）根据逻辑图写方程式。 a）时钟方程 各触发器CP信号的来源。(同步电路可以省略) b）输出方程 时序电路的输出ppt逻课件辑表达式，通常是现态的函3 数。
CP上升沿有效 Q0上升沿有效 Q1上升沿有效 11
（2）列状态转换真值表
现态
Q
n 2
Q
n 1
Q
n 0
0
0
0
1
1
1
1
1
0
1
0
1
1
0
0
0
1
1
0100来自01次态
Q
n 2
1
Q
n 1
1
Q
n 0
1
1
1
1
1
1
0
1
0
1
1
0
0
0
1
1
0
1
0
0
0
1
0
0
0
时钟脉冲
CP2 CP1 CP0 ↑↑↑
↓
↑
↓↑
↑
↓
↑
↑↑
↑
↓
↑
↓↑
（2）列状态转换真值表：设电路的初始状态（现态）为
Q2nQ1nQ0n = 000，得到状态转换真值表
ppt课件
6
现态
次态
输出
Q
n 2
Q
n 1
Q
n 0
Q
n 2
1
Q1n 1
Q
n 0
1
Y
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
1
0
0
0
1
0
0
1
0
1
0
1
0
1
0
0
0
1
（3）逻辑功能：电路共有6个状态，且按递增规律变化的，因此 该时序电路是一个同步六进制加法计数器。
K
RD
CP
2．异步时序逻辑电路的分析方法 注意：异步时序电路必须写出时钟方程。并且在计算电路次态 时，各个触发器只有满足时钟条件后其状态方程才能使用
例5.3.2 分析图示电路的逻辑功能，并画出状态图和时序图。
解： 由图可知，这是一个异步时序逻辑电路。
（1）写方程式
1）时钟方程： CP0 = CPp，pt课C件P1 = Q0，CP2 = Q1
由于是3位二进制（即8进制）计数器，因此，应有8个不同
的状态。分别用S0，S1，…，S7表示，在状态为S7时输出 Y = 1。当输入第8个计数脉冲时，电路返回初始状态，同
时，向高位计数器送出一ppt课个件进位脉冲。
14
/0
/0
/0
/0
/0
/0
/0
S0
S1
S2
S3
S4
S5
S6
S7
/1
（2）状态化简： 八进制计数器应有8个不同的状态，不需化简 （3）状态分配： 列状态转换编码表。有8个状态，需3个触发
（1）写方程式
1）输出方程： YQ2nQ0n
ppt课件
5
J0 1 , K0 1
2）驱动方程： J1 Q2nQ0n , K1 Q2nQ0n
J2 Q1nQ0n , K2 Q0n
3）状态方程：将驱动方程代入JK触发器的特性方程，
Qn1 JQn KQn
得到 ：
Q0n1 J0Q0n K0Q0n 1Q0n 1Q0n Q0n Q1n1 J1Q1n K1Q1n Q2nQ0nQ1n Q2nQ0nQ1n Q2n1 J2Q2n K2Q2n Q1nQ0nQ2n Q0nQ2n
学习要点： •时序电路分析方法
ppt课件
1
时序逻辑电路分析与 设计方法
5-3-1 时序逻辑电路的分析方法 5-3-2 时序逻辑电路的设计方法
退出
ppt课件
2
时序电路——任一时刻的输出状态不仅取决于该时刻的输入状 态，还与前一时刻电路的状态有关，具有记忆功 能。它主要由门电路和触发器构成。
时钟方程
列方程 输出方程 列表
逻辑图
驱动方程
状态方程
状态转换真值表 分析
说明电路功能 画图
状态转换图 时序图
例5.3.1 分析图示时序逻辑电路的逻辑功能，画出状态转换图和时序
图，并检查电路能否自启动p。pt课件
4
Q0
Q1
JQ FF0
K
RD
CP
JQ FF1
K
Q2
JQ FF2
K
&
Y
解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上 因此，它是一个同步时序逻辑电路，可不写时钟方程。
（4）画状态转换图和时序图：
ppt课件
7
Q0 Q1
Q2
111
Q2Q1Q0 /Y
/1
/0 000
/0
/0
010
110
001
/1
/0
/0
/0
101
100
011
ppt课件
8
（5）检查电路能否自启动：110和111两个状态称为“无效状态”。 如果由于某种原因而进入无效状态， 只要继续输入CP，电路便会自动返回 有效状态，则该电路能够自启动。否 则不能自启动。
10
Q0
Q1
Q2
DQ
CP
FF0
DQ FF1
DQ FF2
RD
2）驱动方程：
D0 =
Q
n 0
，D1
=
Q
n 1
，D2
=
Q
n 2
3）状态方程：DFF的特性方程 Qn+1 = D （CP上升沿有效）
将驱动方程分别代入特性方程，可得状态方
程：
Q0n1 D0 Q0n
Q1n1 D1 Q1n
Q2n1
D2
Qn
pp2t课件
c）驱动方程 各触发器输入端的逻辑表达式。 d）状态方程 将驱动方程代入相应触发器的特性方程便得到该触
发器的状态方程。 （2）列状态转换真值表。
将电路现态的各种取值代入状态方程和输出方程中进行计 算，从而得到转换真值表。 （3）电路逻辑功能的说明 根据状态转换真值表来分析和说明电路的逻辑功能。 （4）画状态转换图和时序图 上述分析步骤可用下图描述。
由以上分析知，图示电路为能自启动同步六进制加法计数器
学生练习：（P70 5-13）
5-13 试分析下图所示时序逻辑电路的逻辑功能。写出它的驱动方
程、状态方程、输出方程，列出状态转换真值表，并画出Q0～ Q2和CO的波形，检查能否自启动。
ppt课件
9
Q0
Q1
Q2
JQ FF0
K
JQ FF1
K
JQ FF2
按以下步骤进行： 1．根据设计要求，设定状态，画出原始状态转换图； 2．状态化简； 3．进行状态分配，列出状态转换的编码表； 4．选择触发器类型，求出状态方程、输出方程和驱动方程； 5．根据驱动方程和输出方程画逻辑图； 6．检查电路能否自启动。
例5.3.3 设计一个同步3位二进制加法计数器。
解（1）根据设计要求，设定状态，画状态转换图。
↑
↓
↑
（3）画状态图转换图和时序图：
ppt课件
12
Q2Q1Q0
000
111
110
101
100
011
010
001
CP Q0 Q1 Q2
（4）说明电路功能：在时钟脉冲CP的作用下，电路的8个状态按 递减规律循环变化，电路具有递减计数功 能，是一个异步3位二进制减法计数器。
ppt课件
13
5-3-2 时序逻辑电路的设计方法
器。选用3位自然二进制加法计数编码，即 S0 = 000，S1 = 001，…，S7 = 111。 由此可列出状态转换编码表。 （4）选择触发器类型，求输出方程、状态方程和驱动方程。 1）选用下降沿触发的JK触发器。
描述时序电路功能的方法——状态方程、状态转换真值表、状 态转换图和时序图等。
根据CP控制方式不同分为——同步：所有触发器的时钟输入端 CP都连在一起；
异步：触发器受不同时钟控制。
5-3-1 时序逻辑电路的分析方法
1．同步时序逻辑电路的分析方法 基本分析步骤如下： （1）根据逻辑图写方程式。 a）时钟方程 各触发器CP信号的来源。(同步电路可以省略) b）输出方程 时序电路的输出ppt逻课件辑表达式，通常是现态的函3 数。
CP上升沿有效 Q0上升沿有效 Q1上升沿有效 11
（2）列状态转换真值表
现态
Q
n 2
Q
n 1
Q
n 0
0
0
0
1
1
1
1
1
0
1
0
1
1
0
0
0
1
1
0100来自01次态
Q
n 2
1
Q
n 1
1
Q
n 0
1
1
1
1
1
1
0
1
0
1
1
0
0
0
1
1
0
1
0
0
0
1
0
0
0
时钟脉冲
CP2 CP1 CP0 ↑↑↑
↓
↑
↓↑
↑
↓
↑
↑↑
↑
↓
↑
↓↑
（2）列状态转换真值表：设电路的初始状态（现态）为
Q2nQ1nQ0n = 000，得到状态转换真值表
ppt课件
6
现态
次态
输出
Q
n 2
Q
n 1
Q
n 0
Q
n 2
1
Q1n 1
Q
n 0
1
Y
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
1
0
0
0
1
0
0
1
0
1
0
1
0
1
0
0
0
1
（3）逻辑功能：电路共有6个状态，且按递增规律变化的，因此 该时序电路是一个同步六进制加法计数器。
K
RD
CP
2．异步时序逻辑电路的分析方法 注意：异步时序电路必须写出时钟方程。并且在计算电路次态 时，各个触发器只有满足时钟条件后其状态方程才能使用
例5.3.2 分析图示电路的逻辑功能，并画出状态图和时序图。
解： 由图可知，这是一个异步时序逻辑电路。
（1）写方程式
1）时钟方程： CP0 = CPp，pt课C件P1 = Q0，CP2 = Q1
由于是3位二进制（即8进制）计数器，因此，应有8个不同
的状态。分别用S0，S1，…，S7表示，在状态为S7时输出 Y = 1。当输入第8个计数脉冲时，电路返回初始状态，同
时，向高位计数器送出一ppt课个件进位脉冲。
14
/0
/0
/0
/0
/0
/0
/0
S0
S1
S2
S3
S4
S5
S6
S7
/1
（2）状态化简： 八进制计数器应有8个不同的状态，不需化简 （3）状态分配： 列状态转换编码表。有8个状态，需3个触发
（1）写方程式
1）输出方程： YQ2nQ0n
ppt课件
5
J0 1 , K0 1
2）驱动方程： J1 Q2nQ0n , K1 Q2nQ0n
J2 Q1nQ0n , K2 Q0n
3）状态方程：将驱动方程代入JK触发器的特性方程，
Qn1 JQn KQn
得到 ：
Q0n1 J0Q0n K0Q0n 1Q0n 1Q0n Q0n Q1n1 J1Q1n K1Q1n Q2nQ0nQ1n Q2nQ0nQ1n Q2n1 J2Q2n K2Q2n Q1nQ0nQ2n Q0nQ2n