组成原理演示文稿 第五章 CPU part1
合集下载
计算机组成与结构第5章_中央处理器
该过程为间址周期；
R2读 数据Cache写
R3读 AR锁存
R2DBUS数据Cache；
2016年11月18日星期五
28
5.2.6 JMP 101指令的指令周期
JMP指令是一条无条件转移指令，用来改变程序的 执行顺序；
JMP指令的执行需要两个CPU周期： ①取指周期（略） ②执行周期
使用JMP指令中的直接地址为PC赋值；
LAD R1 , 6
ADD R1 , R2
取数指令LAD从6号单元中取数100R1
加法指令ADD执行(R1)+(R2)R2,结果为(R2)=120
STO R2 , (R3) 存数指令STO用(R3)间接寻址,(R2)=120写入30号单元 JMP 101 AND R1 , R3
转移指令JMP改变程序执行顺序,转到101号单元 逻辑与指令AND执行(R1) ·(R3) R3
5.2.3 LAD R1 , 6指令的指令周期
LAD指令是RS型指令， 需要访存获取操作数，共 包含三个CPU周期： ①取值周期
②间址周期
从IR的地址码字段获
取操作数地址；（或 者通数送入
通用寄存器R1；
2016年11月18日星期五 20
LAD R1 , 6指令的执行过程演示
2016年11月18日星期五 5
5.1.2 CPU的基本组成
现代的CPU的组成 控制器的主要功能
PC、IR 从内存中取出一条指令，并指出下条指令的存放位置；
操作控制器
冯· 诺依曼机的定义
运算器、控制器 、片内Cache；
对指令进行译码，产生相应的操作控制信号； CU、时序电路、 控制CPU、内存和输入/输出设备之间数据流动；
第5章 中央处理器PPT课件
第五章 中央处理器
01.08.2020 5:04
11
整体 概述
01.08.2020 5:04
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
22
第五章 中央处理器
CPU的功能和组成 (掌握) 指令周期（掌握） 时序产生器和控制方式(理解) 微程序控制器（掌握） 微程序设计技术（掌握） 硬布线控制器(理解) CPU的新技术(理解)
运算器的主要功能：
1.执行所有的算术运算。
2.执行所有的逻辑运算，并进行逻辑测试。
01.08.2020 5:04
66
CPU
状态条件寄存器
算术逻辑单元
ALU
程序计数器PC
累加器AC
c
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
地址寄存指令寄存器IR
地址总线ABUS
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
01.08.2020 5:04
12 12
•指令的执行过程 指令周期
—读取指令
指令地址送入主存地址寄存器
读主存，读出内容送入指定的寄存器
形
—分析指令
成 下
—按指令规定内容执行指令
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。
01.08.2020 5:04
10 10
CPU的功能
（1）指令控制 ：程序是指令的有序集合，保证机器 按规定的顺序执行程序。 （2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操作信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。
01.08.2020 5:04
11
整体 概述
01.08.2020 5:04
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
22
第五章 中央处理器
CPU的功能和组成 (掌握) 指令周期（掌握） 时序产生器和控制方式(理解) 微程序控制器（掌握） 微程序设计技术（掌握） 硬布线控制器(理解) CPU的新技术(理解)
运算器的主要功能：
1.执行所有的算术运算。
2.执行所有的逻辑运算，并进行逻辑测试。
01.08.2020 5:04
66
CPU
状态条件寄存器
算术逻辑单元
ALU
程序计数器PC
累加器AC
c
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
地址寄存指令寄存器IR
地址总线ABUS
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
01.08.2020 5:04
12 12
•指令的执行过程 指令周期
—读取指令
指令地址送入主存地址寄存器
读主存，读出内容送入指定的寄存器
形
—分析指令
成 下
—按指令规定内容执行指令
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。
01.08.2020 5:04
10 10
CPU的功能
（1）指令控制 ：程序是指令的有序集合，保证机器 按规定的顺序执行程序。 （2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操作信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。
第五章 中央处理器(CPU)PPT.ppt
PPCC IBUS-PC
PC+1 0-PC
控制信号 CU
IR IBIBUUSS-I-RIR
R地址
TS HALT
4、ALU部件及控制部件
ALU部件基本运算：ADDC，SUBC，ANDC， ORC，XORC，NOTC，INCAC，DECAC等
例：BX+RBL W AX所产生的控制信号为： R地址（BX），RE，W-B，R-IBUS， IBUS-RA，RBL-IBUS，IBUS-RB， ADDC，ALU-IBUS，R地址（AX），WE， W-B
第五章 中央处理器（CPU）
2、单操作数指令代码格式
7 1 0 76 5 3 20
OPCODE W MOD OP2 R/M
B1操作特征
B2寻址特征
disp-low disp-high B3-B4位移量 • 操作码扩展：OPCODE=1111111 • OP2为辅助操作码
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
（3）移位指令 SAL/SAR/SHL/SHR/ROL/ROR DST，1 指令功能： OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式
第五章 中央处理器（CPU）
（2）PUSH SRC （SP）-2 SP，（SRC） （SP） SRC为R，为单字节指令 SRC为M，为2 — 4字节 （3）POP DST ( (SP)） DST，（SP）+2 SP DST为R， 为单字节指令 DST为M，为2 — 4字节
DBUS CBUS
MAMRA-RA-BAUBSUS
MAR-IBUS
MAR IBUS-MAR
MMDDRR-I-BIBUUSS
PC+1 0-PC
控制信号 CU
IR IBIBUUSS-I-RIR
R地址
TS HALT
4、ALU部件及控制部件
ALU部件基本运算：ADDC，SUBC，ANDC， ORC，XORC，NOTC，INCAC，DECAC等
例：BX+RBL W AX所产生的控制信号为： R地址（BX），RE，W-B，R-IBUS， IBUS-RA，RBL-IBUS，IBUS-RB， ADDC，ALU-IBUS，R地址（AX），WE， W-B
第五章 中央处理器（CPU）
2、单操作数指令代码格式
7 1 0 76 5 3 20
OPCODE W MOD OP2 R/M
B1操作特征
B2寻址特征
disp-low disp-high B3-B4位移量 • 操作码扩展：OPCODE=1111111 • OP2为辅助操作码
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
（3）移位指令 SAL/SAR/SHL/SHR/ROL/ROR DST，1 指令功能： OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式
第五章 中央处理器（CPU）
（2）PUSH SRC （SP）-2 SP，（SRC） （SP） SRC为R，为单字节指令 SRC为M，为2 — 4字节 （3）POP DST ( (SP)） DST，（SP）+2 SP DST为R， 为单字节指令 DST为M，为2 — 4字节
DBUS CBUS
MAMRA-RA-BAUBSUS
MAR-IBUS
MAR IBUS-MAR
MMDDRR-I-BIBUUSS
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
“计算机组成与系统结构”第5章 中央处理器CPU.ppt
计算机组成与系统结构
上海交通大学 网络教育学院
第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统
2019年12月7日星期六
网络教育学院
2
第5章 中央处理器（CPU）
2019年12月7日星期六
网络教育学院
26
5.1.4 操作控制器和时序发生器
1．微操作与数据通路 2．操作控制器 3．时序发生器
2019年12月7日星期六
网络教育学院
27
1．微操作与数据通路
• 微操作（Microoperation）
• 控制器在实现一条指令的功能时，总是把每一 条指令分解成时间上先后有序的一系列最基本 、最简单、不可再分的操作控制动作
• 指令的相互顺序不能任意颠倒，必须严格按照 程序规定的顺序执行
• 保证计算机按一定顺序执行程序是CPU的首 要任务
2019年12月7日星期六
网络教育学院
9
2）操作控制
• 操作控制就是控制指令进行操作 • 一条指令的功能往往由若干个操作信号的
组合来实现
• CPU管理并产生每条指令的操作信号 • 把各种操作信号送往相应的部件 • 从而控制这些部件按指令的要求进行操作
• 显然，运算器中至少要有一个累加寄存器
2019年12月7日星期六
网络教育学院
25
6. 程序状态字寄存器
• 程序状态字（Program Status Word，PSW）用来表 征当前运算的状态及程序的工作方式
• 程序状态字寄存器
• 用来保存由算术/逻辑指令运行或测试的结果所建立起 来的各种条件码内容
上海交通大学 网络教育学院
第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统
2019年12月7日星期六
网络教育学院
2
第5章 中央处理器（CPU）
2019年12月7日星期六
网络教育学院
26
5.1.4 操作控制器和时序发生器
1．微操作与数据通路 2．操作控制器 3．时序发生器
2019年12月7日星期六
网络教育学院
27
1．微操作与数据通路
• 微操作（Microoperation）
• 控制器在实现一条指令的功能时，总是把每一 条指令分解成时间上先后有序的一系列最基本 、最简单、不可再分的操作控制动作
• 指令的相互顺序不能任意颠倒，必须严格按照 程序规定的顺序执行
• 保证计算机按一定顺序执行程序是CPU的首 要任务
2019年12月7日星期六
网络教育学院
9
2）操作控制
• 操作控制就是控制指令进行操作 • 一条指令的功能往往由若干个操作信号的
组合来实现
• CPU管理并产生每条指令的操作信号 • 把各种操作信号送往相应的部件 • 从而控制这些部件按指令的要求进行操作
• 显然，运算器中至少要有一个累加寄存器
2019年12月7日星期六
网络教育学院
25
6. 程序状态字寄存器
• 程序状态字（Program Status Word，PSW）用来表 征当前运算的状态及程序的工作方式
• 程序状态字寄存器
• 用来保存由算术/逻辑指令运行或测试的结果所建立起 来的各种条件码内容
计算机组成原理CPUPPT课件
存储器与控制器之间的信息流动——指令流； 存储器与运算器之间的信息流动——数据流。
中断控制——对异常情况和外部请求的处理
计算机组成原理 Slide 6
典型计算机主机框图
计算机组成原理 Slide 7
CPU中的主要寄存器
PC—程序计数器：Program Counter AR—地址寄存器：Address Register DR—数据缓冲寄存器：Data Register IR—指令寄存器：Instruction Register AC—累加寄存器：Accumulate Count PSW —程序状态字：Program Status Word
包括控制器（CU）和运算器（ALU）
计算机组成原理 Slide 5
CPU的组成
运算器
算术运算/逻辑运算
控制器：指挥计算机各部件按指令要求进行操作的部件
控制取出、解释和执行指令
从内存中取指，并提供下一条指令地址 对指令进行译码/测试,产生相应的操作控制信号
产生执行部件的运行所需要的控制信号 指挥并控制CPU,内存和I/O设备之间的数据传送
计算机组成原理 Slide 8
控制器基本组成
PC (Program Counter)---程序计数器 IR (Instruction Register)---指令寄存器 ID (Instruction Decoder)---指令译码器 OC (Operate Controller)---操作控制器 TG (Timer Generator) ---时序发生器
……
30 000 004
AX=26 BX=4
CX DX
40 000 006
DRD=R4
数据总线DBUS
CPU
PSW
中断控制——对异常情况和外部请求的处理
计算机组成原理 Slide 6
典型计算机主机框图
计算机组成原理 Slide 7
CPU中的主要寄存器
PC—程序计数器：Program Counter AR—地址寄存器：Address Register DR—数据缓冲寄存器：Data Register IR—指令寄存器：Instruction Register AC—累加寄存器：Accumulate Count PSW —程序状态字：Program Status Word
包括控制器（CU）和运算器（ALU）
计算机组成原理 Slide 5
CPU的组成
运算器
算术运算/逻辑运算
控制器：指挥计算机各部件按指令要求进行操作的部件
控制取出、解释和执行指令
从内存中取指，并提供下一条指令地址 对指令进行译码/测试,产生相应的操作控制信号
产生执行部件的运行所需要的控制信号 指挥并控制CPU,内存和I/O设备之间的数据传送
计算机组成原理 Slide 8
控制器基本组成
PC (Program Counter)---程序计数器 IR (Instruction Register)---指令寄存器 ID (Instruction Decoder)---指令译码器 OC (Operate Controller)---操作控制器 TG (Timer Generator) ---时序发生器
……
30 000 004
AX=26 BX=4
CX DX
40 000 006
DRD=R4
数据总线DBUS
CPU
PSW
第5章中央处理器(CPU)CentralProcessingUnit(共162张PPT)
第三页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
4
5.1 CPU的功能和基本结构
5.1.1 CPU的功能
• 对冯·诺依曼结构计算机，计算机对信息(xìnxī)进行处 理(或计算)是通过程序执行而实现的，程序是完成 某个确定算法的指令序列，要预先存放在存储器中。 将程序写入存储器后，便可由计算机自动完成指令 的执行，控制器的主要任务就是完成此项工作的， 它负责协调并控制计算机各部件执行程序的指令序 列，并对数据进行加工，其基本功能是取指令、分 析指令和执行指令 。
部件的反馈信号调整时序控制信号。
第十六页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
17
5.2 数据通路的功能和基本结构
5.2.2 数据通路的基本结构
3. 总线：
• CPU内部各部件通过片内总线进行信息交换。
• CPU和计算机内的其他部件，如存储器、IO设备， 通过计算机内部总线连接(liánjiē)。
第五页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
6
5.1 CPU的功能和基本结构
5.1.1 CPU的功能
• 此外，程序和数据要输入机器，运算结果要输出，机器运行过程中 出现的某些异常情况或请求要进行处理，人与机器之间要进行对话， 控制器还应具有以下功能：
• 4．控制程序和数据的输入与结果输出：根据程序安排或人的干预，在 适当的时候向输入输出设备发出一些相应的命令来完成(wán chéng)I/O功 能
15
5.2 数据通路的功能和基本结构
5.2.2 数据通路的基本结构
计算机组成原理第5章中央处理器 PPT课件
IRo PCo
R2Y
R0X
A总线
DRi R0i
R3i
Xi
＋ －
DR R0 R1 R2 R3
X
ALU
DRo R0o
Y R3o Yi
B总线
G G
X＋YR0
IRi PCi ARi R/W IR PC AR M
IRo PCo
A总线
DRi R0i
R3i
Xi
＋ －
DR R0 R1 R2 R3
X
ALU
DRo R0o
地址总线ABUS
算术逻辑单元
0A+6L=U6
累加器AC 000 006
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
ADD
0A0D0 D006
c
缓冲寄存器DR
ADD @ X 取指周期
C3
AC
PC
IR
C0
C4
时钟
CU 标志 … 控制信号
ALU
… …
控制 信号
C2 MM DD RR
C1 M A R
ADD @ X 间址周期
C3
AC
PPCC
IR
C0
时钟
CU 标志 … 控制信号
ALU
… …
控制 信号
C2 MM DD RR C5
C1 M A R
ADD @ X 执行周期
执行CLA指令
算术逻辑单元
计算机组成原理课件—中央处理器
(3)CPU中的寄存器
a)用户可见寄存器 ①通用寄存器：可用来存放地址或数据 ②数据寄存器：用于保存数据，一般为通用寄存器，需在指令中明显地给出。 ③地址寄存器：用于保存地址。可以是通用寄存器，此时，需在指令中明显地给
出。也可以是专用寄存器，不需明显给出编号。如：段指针、变址器、基址 器、堆栈指针等。 ④标志(条件码)寄存器：部分可见。值由CPU硬件根据指令执行的结果设定，只 能以隐含方式读出其中的若干位，而不能被程序员(非管理程序)改变。 b)控制和状态寄存器(用户不可使用) ①程序计数器PC ②指令寄存器IR ③存储器地址寄存器MAR ④存储器缓冲(数据)寄存器MBR/MDR ⑤程序状态字寄存器PSWR ⑥其他寄存器：如，进程控制块指针、系统堆栈指针、页表指针等。
(8)微程序定序器的实现
• 有计数器法和下址字段法两种。
(9)中断源的种类：
A. 内中断：CPU内部在执行某条指令时发生 的异常
– 故障：指令执行时异常 – 陷阱：自愿访问管理程序 – 终止：硬件故障
B. 外中断：外设或它机通过中断请求线申请， 与执行指令无关
– 非屏蔽中断 – 可屏蔽中断
流水CPU
(4)指令执行过程
取指、译码、取数、运算、存结果、查中断
– 指令周期：取出并执行一条指令的时间，由若 干个机器周期组成
– 机器周期：完成一次总线操作访问一次主存或 I/O的时间，一个机器周期由多个时钟组成(现 代计算机大多数已经没有机器周期的概念，每 个指令周期直接由若干个时钟周期组成。)
– 时钟周期：CPU中用于操作控制信号同步的信 号。是CPU中最小的时间单位。
(1)CPU的主要功能
• 指令控制（程序的顺序控制） • 操作控制（一条指令有若干操作信号实现） • 时间控制（指令各个操作实施时间的定时） • 数据加工（算术运算和逻辑运Байду номын сангаас）
计算机组成原理课件第五章 CPU的结构和功能
累加器AC 000 006
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
ADD
0A0D0 D006
c
缓冲寄存器DR
数据总线DBUS
30
c
指令寄存器IR
指令周期
• 运算器组成
由算术逻辑单位（ALU）、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是 数据加 工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部 操作都是由控制器发出的控制信号来指挥的，所以它是执行部件
• 运算器功能
执行所有的算术运算。 执行所有的逻辑运算。
开始
取指令 PC+1
对指令 译码
执行 指令
取指令阶段 执行指令阶段
取下条指令 PC+1
指令周期
CPU
状态条件寄存器
程序记数器PC 000 0201
000 020 地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
PC 程序110计021数器
+1
数据缓1冲0寄存器
状态寄存器
C1 C2 C3 Cn
计算机组成原理第五章 第1讲 CPU功能和组成
5.1.3CPU中的主要寄存器
数据地址寄存器：保存当前CPU访问的数
据Cache单元地址。 通用寄存器（R0-R3）：ALU运算工作区。
5.1.3CPU中的主要寄存器
运算器、控制器、Cache
5.1.3CPU中的主要寄存器
数据地址寄存器：保存当前CPU访问的数
据Cache单元地址。 通用寄存器（R0-R3）：ALU运算工作区。 状态字寄存器（PSW）：保存算数或逻辑 运算的各种条件代码，如运算结果进位标 志，溢出标志，结果为零标志，结果为负 标志，中断标志，系统工作状态等。
5.1.2CPU的基本组成
运算器、控制器、Cache
5.1.2CPU的基本组成
Cache：高速缓冲存储器，存储数据和程序
数据Cache 指令Cache源自5.1.3CPU中的主要寄存器
运算器、控制器、Cache
5.1.3CPU中的主要寄存器
数据缓冲寄存器：暂时存放从数据存储器
5.1.4操作控制器与时序产生器
怎样控制每个细节操作发生时间？ 时序产生器：对各种操作信号实施时间上
的控制
上述内容为CPU的功能部件介绍 对CPU结构有了了解之后关注CPU工作时 的动态特征。
程序执行之前：保存起始地址 执行过程中：自动修改PC内容，使其总保存下一条指 令地址（累加或跳转）。
5.1.3CPU中的主要寄存器
运算器、控制器、Cache
5.1.3CPU中的主要寄存器
数据地址寄存器：保存当前CPU访问的数
据Cache单元地址。
5.1.3CPU中的主要寄存器
运算器、控制器、Cache
5.1.4操作控制器与时序产生器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机学院
2012/4/24
11
CPU中的主要寄存器
指令寄存器（IR）
保存当前正在执行的一条指令 指令执行时，指令首先被从内存取到缓冲
寄存器中，然后再传送至指令寄存器 指令寄存器中操作码字段就是指令译码器
的输入
计算机学院
2012/4/24
12
CPU的结构
数据通路：CPU内 各个寄存器以及系 统总线之间的信息 传送通路
计算机学院
2012/4/24
9
CPU的结构
数据通路：CPU内 各个寄存器以及系 统总线之间的信息 传送通路
ccc
ALU
存储器
c 寄存器组 状态条件寄存器
输入 /输出
c 缓冲寄存器DR
数据总线DB
指令执行控制
操作控制器 时序发生器
时钟 状态 反馈
指令译码器ID
指令寄存器IR c
程序计数器PC c
地址总线AB CPU
时钟 状态 反馈
指令译码器ID
指令寄存器IR c
程序计数器PC c 地址寄存器AR c
计算机学院
2012/4/24
6
CPU中的主要寄存器
程序计数器（PC）
用于确定下一条指令的地址 在程序开始执行前，将程序的第一条指令所在的
内存单元地址送入PC 执行顺序指令时，CPU将自动修改PC的内容，
使其保持将要执行的下一条指令的地址
用组合逻辑电路产生固定时序控制信号 控制信号形成部件是由门电路组成的复杂树
形网络 优点：速度快 缺点：时序控制信号形成部件的结构不规整，
设计、调试、维护困难，难以实现设计自动 化
计算机学院
2012/4/24
33
操作控制器的实现
微程序控制器（存储逻辑控制器）
采用存储逻辑实现 微操作信号代码化，将每条机器指令转化为一段
22
CPU的基本组成：运算器
性质：执行部件 组成：算术逻辑运算单元(ALU)、寄存器组、
状态条件寄存器 功能：数据加工
算术运算 逻辑运算与逻辑测试
计算机学院
2012/4/24
23
CPU中的主要寄存器
数据缓冲寄存器（DR） 指令寄存器（IR） 程序计数器（PC） 地址寄存器（AR） 通用数据寄存器 程序状态字寄存器（PSWR）
计算机学院
2012/4/24
18
CPU中的主要寄存器
程序状态字寄存器/状态条件寄存器（PSWR）
功能： 保存由算术指令和逻辑指令运行或测试的结 果建立的各种条件码
进位标志(C) 溢出标志(V) 零标志(Z) 负标志(N)
保存中断和系统工作状态等信息 控制位
计算机学院
2012/4/24
（内存）数据寄存器MDR/DR（Data Register），缓冲寄存器
计算机学院
2012/4/24
4
CPU的结构
计算机学院
2012/4/24
5
CPU的结构
ccc
ALU
存储器 输入 /输出
c 寄存器组 状态条件寄存器
c 缓冲寄存器DR
数据总线DB
地址总线AB CPU
指令执行控制
操作控制器 时序发生器
计算机学院
2012/4/24
35
第五章 中央处理机
指令周期
计算机学院
36
指令周期的基本概念
开始
取一条 指令
执行 该指令
计算机学院
2012/4/24
37
指令周期、时钟周期、CPU周期
指令周期
CPU从内存取出并执行一条指令的时间 连续两次发送取指令地址之间的间隔时间 取指时间＋执行时间
时钟周期（节拍脉冲、节拍周期或T周期）
计算机学院
2012/4/24
28
ALU控制码的定义
控制码 OP<1:0>
00
操注 作释 and 与
01
or 或
10
add 加
11
sub 减
标志位 C N V Z
意义 Carry Negative Overflow Zero
计算机学院
注释 进位
负 上溢
零
2012/4/24
29
产生标志码的方法及意义：
执行转移指令时，将程序的后继指令的地址（必 须从指令的地址字段取得）送入PC
计算机学院
2012/4/24
7
CPU中的主要寄存器
地址寄存器（AR） 保存当前CPU所访问的内存单元或I/O接口的地 址
由于在内存和CPU之间存在着操作速度上的差别， 所以必须使用地址寄存器来保持地址信息，直到 内存的读/写操作完成为止
计算机组成原理
Principle of Computer Organization
第五章 中央处理机
CPU 第一部分
北京邮电大学 计算机学院
戴志涛
计算机学院
2012/4/24
1
本章内容
CPU的组成和功能 指令周期 时序发生器和时序控制方式 微程序控制器与微程序设计技术 硬布线控制器 CPU实例 流水技术与流水CPU 多核处理机的概念
定长CPU周期的指令周期
T周期
CPU周期
CPU周期
(取指令)
指令周期
(执行指令)
计算机学院
2012/4/24
39
5.2 指令周期
五条典型指令组成的一个程序
八进制地址 020 021 022 023 024
030 031
040
…
…
八进制内容 250 000 030 030 020 040 000 000 140 021
计算机学院
2012/4/24
25
寄存器堆的设计
32个32位寄存器堆 的内部结构
32选一
计算机学院
32选一
2012/4/24
26
封装后
两个读端口和一个写端口的寄存器堆
N1,N2--两个读端口的地址 输入端，对应输出端为Q1 和 Q2
ND--为写端口的地址输入端， DI--为32位数据输入端
计算机学院
CPU的结构
计算机学院
2012/4/24
14
CPU的功能
时序控制：
给出整个系统的定时信号 在CPU内设置：
时序发生器
计算机学院
2012/4/24
15
CPU的结构
计算机学院
2012/4/24
16
CPU的功能
数据加工：
通过算术或逻辑运算将原始信息转换成所需的结 果
在CPU内设置 ALU（算术逻辑运算单元） 【浮点运算器】 通用寄存器组 状态条件寄存器（程序状态字寄存器PSWR： Program Status Word Register）
功能：协调和指挥整个计算机系统的操作（指令控 制、操作控制、时序控制）
取指：从内存中取出一条指令，并指出下一条指令在内 存中的位置
分析：对指令进行译码或测试，并产生相应的操作控制 信号
执行：指挥并控制CPU、内存和输入/输出设备之间的数 据传送以及对数据的加工
计算机学院
2012/4/24
计算机学院
2012/4/24
24
5.1 CPU的功能和组成
CPU中的主要寄存器
地址寄存器（AR） 地址寄存器的结构和数据缓冲寄存器、指令寄存器 一样，通常使用单纯的寄存器结构 信息的存入一般采用电位-脉冲方式，即电位输入端 对应数据信息位，脉冲输入端对应控制信号，在控 制信号作用下，瞬时地将信息打入寄存器
微程序并存入控制存储器中，微操作控制信号由 微指令产生 优点：设计规整，调试、维护及更新、扩充指令 方便，易于实现自动化设计 缺点：指令执行速度比组合逻辑控制器慢
计算机学院
2012/4/24
34
操作控制器的实现
时序逻辑与存储逻辑结合控制器（PLA控制器）
组合前两种控制器的设计思想
2012/4/24
27
寄存器堆
寄存器堆包含32个32位寄存器: 类似于D触发器 • 两条32位输出线: Q1 和 Q2 • 一条32位输入线: DI • N1 将地址为N1号寄存器的数据读出放到Q1线上 • N2 将地址为N2号寄存器的数据读出放到Q2线上 • ND 写使能为1时，将DI线上内容写入到地址为ND号寄存器中 • 时钟输入(CLK) • 只有在写操作中，CLK输入才有作用 • 在读操作中，寄存器的行为与组合逻辑电路一样: •WE-- Write Enable
计算机学院
2012/4/24
42
指令的执行过程
取指阶段（fetch）
每条指令的第一个CPU周期都是取指周期
19
5.1 CPU的功能和组成
CPU的基本组成
控制器 CPU
运算器
控制器 CPU Cache
运算器
计算机学院
2012/4/24
20
CPU的基本组成
运算器
CPU
控制器
计算机学院
2012/4ห้องสมุดไป่ตู้24
21
CPU的基本组成：控制器
性质：控制部件
组成：程序计数器、指令寄存器、指令译码器、时 序发生器和操作控制器
地址寄存器AR c
计算机学院
2012/4/24
10
CPU的功能
操作控制：
指令取出后，CPU依其操作码字段和形式地址字 段解释指令，指出是何操作、如何得到操作数地 址
CPU产生每条指令的操作信号，把各种操作信号 送往相应的部件，从而控制这些部件按指令的要 求进行动作
在CPU内设置： 指令寄存器IR（Instruction Register） 指令译码器ID（Instruction Decoder） 操作控制器