08系统结构练习题

第一章、概论
1、在计算机系统的层次结构中，从低层到高层，各层相对顺序正确的是（ ）。

A ．汇编语言机器级——操作系统机器级——高级语言机器级
B ．微程序机器级——传统机器语言机器级——汇编语言机器级
C ．传统机器语言机器级——高级语言机器级——汇编语言机器级
D ．汇编语言机器级——应用语言机器级——高级语言机器级
2、直接执行微指令的是（ ）。

A ．汇编程序
B ．编译程序
C ．硬件
D ．微指令程序
3、在计算机的系统结构设计中，提高硬件功能实现的比例会（ ）。

A ．提高硬件利用率
B ．提高系统的运行速度
C ．减少需要的存储器量
D ．提高系统的性能价格比
4、在计算机的系统结构设计中，提高软件功能实现的比例会（ ）。

A ．提高解题速度
B ．减少需要的存储器量
C ．提高系统的灵活性
D ．提高系统的性能价格比
5、在CISC 中，各种指令的使用频度相差悬殊，大致有以下的结果。

大约有 （比例）的指令使用频度较高，占据了 （比例）的处理机时间。

名词解释：CPI 、 Amdahl 定律、局部性原理、透明性
1、 计算机系统的Flynn 分类法是按什么来分类的，共分为哪几类，简要说明各类的特征。

2、如有一个经解释实现的计算机，可以按功能划分成4级。

每一级为了执行一条指令需要下一级的N 条指令解释。

若执行第一级的一条指令需K ns 时间，那么执行第2、
3、4级的一条指令各需用多少时间。

4、用一台40MHZ 处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下：
求有效CPI 、MIPS 速率和程序的执行时间。

5、假设高速缓存Cache 的工作速度为主存的5倍，且Cache 被访问命中的概率为90%，那么采用Cache 后能使整个存储系统获得多高的加速币？
6、如果某计算机系统有3个部件可以改进，则这三个部件经改进后的加速比分别为：S1=30，S2=20，S3=10。

（1）如果部件1和部件2改进前的执行时间占整个系统执行时间的比例都为30%，那么，部件3改进前的执行时间占整个系统执行时间的比例为多少，才能使3个部件都改进后的整个系统的加速比Sn 达到10？36%
（2）如果3个部件改进前执行时间占整个系统执行时间的比例分别为30%、30%和20%，那么，3个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？4.1，0.82
指令类型 指令数 时钟周期数 整数运算 45000 1 数据传送 32000 2 浮点 15000 2 控制传送 8000 2
1、RISC思想的精华是。

2、RISC执行程序的速度比CISC要快的原因是（ C ）。

A. RISC的指令系统的指令数少
B. 程序在RISC上编译生成的目标程序较短
C. RISC的指令平均周期数较少
D. RISC只允许LOAD指令和STORE指令访存
3、数据表示的含义是（）。

A. 表示数据所采用的数制和码制
B. 数据类型
C. 浮点数的表示方式
D. 硬件能够直接识别的数据类型
6、2-4扩展编码最多可以得到的编码种数是（D ）。

A. 6
B. 7
C. 10
D. 13
7、设计一种浮点数据表示方式需要确定的6个参数分别是什么？
8、简要说明RISC机器的设计原则。

9、平均码长最短的编码是（）。

A. 定长码
B. 哈夫曼编码
C. 扩展码
D. 需要根据编码使用的频度计算平均码长后确定
10、不需要编址的数据存储空间是（D ）。

A. CPU中的通用寄存器
B. 主存储器
C. I/O接口中的寄存器
D. 堆栈
名词解释：数据表示
1、一台模型机共有7条指令，各指令的使用频度分别为35%，25%，20%，10%，5%，3%，2%，有8个通用数据寄存器，2个变址寄存器。

(1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。

(2) 设计8位字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器型变址寻址方式指令4条，变址范围不小于正、负127。

请设计指令格式，并给出各字段的长度和操作码的编码。

2、某机器指令字长12位，有单地址和双地址两类指令，若每个地址字段均为4位，且双地址指令有9条。

问：
（1）画出单地址和双地址的指令格式。

（2）单地址指令最多有多少条？
4、某机器的指令字长16位，设有单地址指令和双地址指令2类指令。

若每个地址字段均为6位，且双地址指令有x条，问单地址指令最多可以有多少条？（16-x）*26
5、若某机器要求有：三地址指令4条，单地址指令255条，零地址指令16条。

假设指令字长为12位，每个地址码长为3位，能否以扩展编码为其操作码编码？如果要求单地址指令为254条，能否对其操作码扩展编码？说明其理由，写出详细分析过程。

1. Cache存储器写保护时，只写入Cache，仅当需块替换时，才将其写回主存，称这种修改
方法为_______________法。

2．为提高存储器访问的速度，通常可采用地址码（高位/低位）交叉的方式访问存储器。

3、虚拟存储器主要是为了解决（A ）。

Cache存储器主要是为了解决（B ）。

A. 扩大存储系统的容量
B. 提高存储系统的速度
C. 扩大存储系统的容量和提高存储系统的速度
D. 便于程序的访存操作
4、下列说法不正确的是（D ）。

A. 单体多字存储器能提高存储器频宽
B. 多体存储器低位交叉编址能提高存储器频宽
C. 多体存储器高位交叉编址便于扩大存储器容量
D. 多体存储器高位交叉编址能提高存储器频宽
5、设T1和T2分别为CPU访问到M1和M2中信息所需的时间，H为命中M1的命中率，则由M1和M2构成的二级存储系统的等效访问时间应表示为（HT1+(1-H)T2 ）。

6、在Cache存储器中，CPU每次可在写Cache的同时也写入主存，也可以在发生块替换时才写回主存，这2种保持Cache一致性的方法中，前者称为（写直达法），后者称为（写回法）。

1、设二级虚拟存储器的T1=10-5s，T2=10-2s，为使存储器的访问效率e达到最大值的80%，命中率H要求达到多少？H=0.997
2、在一个采用组相联映像的Cache存储器中，主存由0-7共8块组成，Cache分为两组，每组2块，每块大小为16个存储字。

在某个程序执行时，访存的主存块地址流为：6，2，4，1，4，6，3，0，4，5，7，3。

（1）写出主存地址和Cache地址的格式，并指出各字段的长度。

（2）指出主存块0-7与Cache块0-3之间映像关系。

（3）给出该主存地址流满足组相联映像关系的一种Cache块地址流。

（4）分别采用FIFO和LRU替换算法，计算该程序的Cache命中率。

（5）改用全相联映像，重新计算（4）的内容。

3、有一个虚拟存储器，主存有0～3四页位置，程序有0～7八个虚页，采用全相联映像和FIFO替换算法。

给出如下程序页地址流：2，3，5，2，4，0，1，2，4，6。

（1）假设程序的2，3，5页已先后装入主存的第3，2，0页位置，请画出上述页地址流工作过程中，主存各页位置上所装程序各页页号的变化过程图，标出命中时刻。

（2）求出此期间虚存总的命中率H。

4、设某程序包含5个虚页，其页地址为4，5，3，2，5，1，3，2，2，5，1，3。

当使用LRU算法替换是，为获得最高的命中率，至少应分配给该程序几个实页？其可能的最高命中率为多少？
第5章 流水线
1．流水线的性能指标有 ， 和 。

2．消除流水线瓶颈的方法有 和 。

3．超标量处理机开发的是 并行性，而超流水线处理机开发的是
并行性。

名词解释：超标量处理机，超流水线处理机
1、有一段线性流水线如下图所示：
（1）画出流水线连续流入5条指令的时空图，并求吞吐率TP 。

t
∆195 （2）若过程B 用子过程再细分来消除瓶颈，过程C 用多个部件并联消除瓶颈，画出连续流入5条指令的时空图和结构图，并求加速比S 和效率E 。

11
35 42.8％
2
1 2 3 4 5 6 S1
× × S2
× × × S3
× × S4 × 要求：
(1)列出禁止表和冲突向量。

禁止列表={2，4} 冲突向量=（1010）
(2)画出表示所有可能的等待时间循环的状态转换图。

（右移左边补0，与原向量相或，移出1不管）
(3)列出所有的简单循环及对应的平均启动距离,找出最小平均启动距离的启动循环。

简单循环：（1，5）（5）（3，5）（3，3，5）（3）平均启动距离：3，5，4，5.5，3 最小平均启动距离的循环为3。

3、用一条5个功能段的浮点加法器流水线计算101i i F A ==
∑，每个功能段的延迟时间均相等，流水线的输出端与输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。

要求用尽可能短的时间完成计算，画出流水线时空图，计算流水线的实际吞吐率、加速比和效率。

20个△t 完成了9个加法
4、设有下列流水线预约表：
1 2 3 4
S1 X X
S2 X
S3 X
分别写出禁止表、冲突向量、画出状态转换图，求出最小平均延迟及流水线的最大吞吐率（假设流水线的时钟周期为20ns）。

禁止表（3），冲突向量（100），状态转换图：
简单循环：（1，4）（2）（2，4）（1，1，4）
最小启动循环（2）
最大吞吐率：每2⊿t输入一个任务，相当与每2⊿t完成一个任务，最大吞吐率为1/2⊿t
5、一条线性流水线有4个功能段组成，每个功能段的延迟时间都相等，都为Δt。

开始5个Δt，每间隔一个Δt向流水线输入一个任务，然后停顿2个Δt，如此重复。

求流水线的实际吞吐率、加速比和效率。

提示：在（11n+1）Δt的时间内，可以输出5n个结果，S=20/11，E=5/11
6、有一条4段S1-S4组成的数据处理流水线如下图所示，其中S1、S2和S3的执行时间均为Δt，S4的执行时间为3Δt。

（1）试画出连续处理4个数据的处理过程时空图，并求出流水线的实际吞吐率和效率。

TP=4/15Δt ，E=24/60
（2）说明消除瓶颈段的两种方法，采取两种方法改造流水线，分别画出改造后的流水线和连续处理4个数据的时空图，并求出流水线的实际吞吐率和效率。

TP=4/9Δt ，E=4/9
TP=4/9Δt ，E=24/54
第6章（并行）阵列处理机
1、互连网络作用是用来实现计算机系统内部多个__________________或多个
________________之间的相互连接。

2、子蝶式置换互连函数得到连接的输出端地址的方法是输入端二进制地址（）。

A. 最高位与最低位互换
B. 第K位与最低位互换
C. 第K位与最高位互换
D. 第N-K-1位与最高位互换
3、ILLIAC IV阵列机中，处理单元PE之间互连用互连函数表示为（）。

A. PM2±0和PM2±3
B. Cube0和Cube1
C. Shuffle
D. PM2±2
4、ILLIAC IV处理机是一种（C ）。

A. 流水处理机
B. 标量处理机
C. 阵列处理机
D. 多处理机
5、BSP计算机属于（B ）。

A. SISD计算机
B. SIMD计算机
C. MISD计算机
D. MIMD计算机
6、ILLIAC IV的互连网络属于（B ）。

A.立方体网络
B. PM2I网络
C. 混洗网络
D. STARAN网络
7、BSP计算机的并行处理机有16个处理单元，并行存储体个数为（D ）。

A. 16
B. 1
C. 32
D. 17
8、在ILLIAC IV阵列处理机中，任意两个处理单元之间通信的最短距离是（B ）。

A. 8
B. 7
C. 16
D. 3
9、并行处理机提高并行性的途径是（资源重复）。

10、根据存储器的组织形式，并行处理机有两种类型的基本结构，分别是（共享存储器结构）和（分布式存储器结构）。

12、逆均匀洗牌置换互联函数得到连接的输出端地址的方法是把输入端二进制地址（B）。

A. 循环左移一位
B. 循环右移一位
C. 从第K位开始的低端地址部分循环左移一位
D. 从最高位至第N-K-1位的高端地址部分循环左移一位
13、消息寻径方式可以分为两大类：（线路交换）和（包交换）。

14、互连网络作用是用来实现计算机系统内部多个（处理机）或多个（功能部件）之间的相互连接。

15、名词解释：分布式存储结构/共享式存储结构
1、设16个处理器编号分别为0、1、...、15，要用单级互连网络。

当互连函数分别为(1) Cube3 (2) PM2+3
(3) PM2-0 (4) Shuffle
(5) Shuffle（Shuffle）时，第13（1101）号处理器各与哪一个处理器相连。

2、并行处理机有16个处理单元，要实现相当于先8组2元交换、然后是1组16元交换，再次是4组4元交换的交换函数功能，请写出网络实现的互联函数。

1、多处理机中不会引起Cache不一致的是（）。

A. 共享可写的数据
B. 共享只读的数据
C. 进程在处理器之间产生迁移
D. I/O传输
2、总线监听协议在本地Cache的数据块被修改时，通过总线把改写的数据块广播到有该数
据块的所有远程Cache中，这是监听协议中的（）。

A. 写通过
B. 写回策略
C. 写无效策略
D. 写更新策略
5、总线监听协议在本地Cache的数据块被修改时，使所有远程Cache中的相应数据块都无效，这是监听协议中的（C ）。

A. 写通过
B. 写回策略
C. 写无效策略
D. 写更新策略。