基于多DSP信号处理系统的一种单FLASH引导方法

在信号处理设计 中 ，对 Ｄ Ｓ Ｐ的引导方式是重点 之一。单片 ， ｒ ｓ 需要给各 Ｄ Ｓ Ｐ芯片分配一个在系统中唯一 的 Ｉ Ｄ号 （ 从０ ０ ０到 １ １ １ ， 系列 Ｄ Ｓ Ｐ芯 片支持 Ｅ Ｐ Ｒ Ｏ Ｍ（ Ｆ Ｌ Ａ Ｓ Ｈ） 、 Ｈ Ｏ Ｓ Ｔ 、 链路 口等三种加 载方 最多支持 ８片 ） ，并将 Ｄ Ｓ Ｐ的 Ｉ Ｄ ２ 、 Ｉ Ｄ１ 、 Ｉ Ｄ ０按此连接到电源或者地 式。 对 多片 Ｄ Ｓ Ｐ组成 的阵列结构的引导也有 每片 Ｄ Ｓ Ｐ单独引导 、 单 上 。各 Ｄ Ｓ Ｐ之间通过 Ｂ Ｒ Ｘ（ Ｘ为对应 的 Ｉ Ｄ号 ） 管脚来 申请 总线 仲 独 引导某 一片 Ｄ Ｓ Ｐ再通过链路 口顺序加载其余 Ｄ Ｓ Ｐ等形式 。本文 裁 ， 并用 ＨＢ Ｒ、 Ｈ Ｂ Ｇ管脚来进行主机总线授权。 将 对 常 见 的 引 导 方 式加 以分 析 ，并 介 绍 紧 耦 合 方式 一 种 单 片 软件设计 时 ， 将多个 Ｄ Ｓ Ｐ芯 片的源程序加入 同一个工程 ， 分别 编译 生成 可执行文件 Ｄ Ｓ Ｐ Ｘ ． Ｄ Ｘ Ｅ （ Ｘ取值为 ｌ 一 ７ ， 为对应 的 Ｉ Ｄ号 ） ， 在 Ｆ Ｌ Ａ Ｓ Ｈ引导多片 Ｄ Ｓ Ｐ芯片的简单 易行 的方法 。 １常见引导方式 分析 “ 生成加 载文 件” 选项 中的“ 多处理器输入 文件 ” 子选项 内， 将Ｄ Ｓ Ｐ Ｘ ． 采用 Ｔ ｓ系列 Ｄ Ｓ Ｐ构成 阵列信 号处理系统有 两种方式 ， 一种为 Ｄ Ｘ Ｅ 按 照对应 的顺 序分别设置到 ０ — ７ 的选项 中 ，然后编译连接生 紧耦合连接方式 ， 即共享总线连接方 式 ， 多片 Ｄ Ｓ Ｐ （ Ｊ ￣ 多支持 ８ 片） 构 成一个独立 的 Ｌ Ｄ Ｒ文件 ，该文件会按 照多 Ｄ Ｓ Ｐ的统一 寻址空 间 自 成一个簇 ， Ｄ Ｓ Ｐ的外部 总线 以及 外部 存储器都连 接在簇总 线上 ， 簇 动将 每个 Ｄ Ｓ Ｐ的加载程序映射 到相应 的地址上 ， 不需要人工设置数 内提供统一 的寻址空间 ， 总线上 的任意一片 Ｄ Ｓ Ｐ都可 以访 问外部存 据格式 ， 也不需要计算 文件长度 。 采 用了以上设计 后 ， 就可 以直接采用 Ｖ Ｉ Ｓ Ｕ Ａ Ｌ Ｄ Ｓ Ｐ ＋ ＋开发环境 储 器和另外一片 Ｄ Ｓ Ｐ的内部存储器 ，这是 Ａ Ｄ Ｉ 公司 Ｄ Ｓ Ｐ芯片独有 的连接方式 ， 提供 了簇 内片 间高速数据传输 的能力 ； 另一种称为 松 中的 Ｆ Ｌ Ａ Ｓ Ｈ Ｐ Ｒ Ｏ Ｇ Ｒ Ａ Ｍ ＭＥ Ｒ Ａ Ｐ Ｉ 接 口程序对 Ｆ Ｌ ＡＳ Ｈ芯片进 行烧 耦 合连接方式 ， 即Ｄ Ｓ Ｐ 之间采用双 向链 路 口互连 的连接方 式 ， 各自 写。该 Ａ Ｐ Ｉ 接口 原本是提供给 Ａ Ｄ Ｉ 官方开发板 的使用者的 ， 使其能 Ｌ Ａ Ｓ Ｈ芯片进行擦除 、 烧写、 查看 、 以及段操作 等 ， 的存储 器相互独 立 ， 只在需要时才传递数据 。实 际产 品中多采用 二 够对开发板上 的 Ｆ 者的结合 ， 即总线共享连接 时又通 过链路 口将 Ｄ Ｓ Ｐ两 两互 连 ， 兼 有 同时提供 了开 发板上 Ｆ Ｌ Ａ Ｓ Ｈ 芯片 Ａ Ｔ ４ ９ Ｂ Ｖ ０ ４ ０的驱 动程序及 源程 两种方 式的优点 ， 可 以认为是一种改进的紧耦合 连接方式 。 序 。设计者 只需根据 自己选用 的 Ｆ ＡＳ Ｌ Ｈ芯片 的厂家和型号对源程 该过程烧写 对 于并 行多 Ｄ Ｓ Ｐ信号处理 系统的引导 ，常见的有 以下几种方 序进行相应修改就能编译 出驱动程序供烧写程序使用 。 式： 简单 ， 全程可视化 ， 烧写完后可 以直接查看 Ｆ Ｌ Ａ Ｓ Ｈ芯片的使用情况 １ ． １多 Ｆ ＡＳ Ｌ Ｈ 引导 和内容 ， 相比之前 的方式界面更为友好 ， 步骤更为简单 。 烧写完毕后 ， 每次 系统 上 电时 ， 多片 Ｄ Ｓ Ｐ会按 照各 自的总线 优 该方法对每 片 Ｄ Ｓ Ｐ单独引导 ， 成功后统一发送复位或者中断信 号， 使多片 Ｄ Ｓ Ｐ同时进 行工作 。 先权轮流从 Ｆ Ｌ Ａ Ｓ Ｈ中读取 自己的加载程序 （ Ｉ Ｄ号小 的芯 片优先 级 该方法 的优点是设计 和实现简单 。每 片 Ｄ Ｓ Ｐ都 配置了独立 的 更高 ， 因此一般把 Ｉ Ｄ号为 ０ ０ ０的 Ｄ Ｓ Ｐ作为 主 Ｄ Ｓ Ｐ ） ， 加载完成后 释 不需 要链 路 引导 芯片 ， 属于主 引导方式 ， 在上 电复位过 程中 ， 保持 Ｂ Ｍ Ｓ 管脚为 放总线控制权 自动运行工作程序 。整个过程简单快捷 ， 低 电平 ， 则Ｄ Ｓ Ｐ会从外部 引导芯 片 自动加载程序 到内部存储空 间。 口参与 ， 也减少 了引导过程可能出错 的环节。 结 束 语 对开发者来说 ， 仅仅需要在 Ａ Ｄ Ｓ Ｐ的开发环境 Ｖ Ｉ Ｓ Ｕ Ａ Ｌ Ｄ Ｓ Ｐ ＋ ＋软件 里为每个 Ｄ Ｓ Ｐ芯片创建一个烧写 文件 Ｌ Ｄ Ｒ即可 ， 对于 Ｌ Ｄ Ｒ文件 的 本文介绍的单 Ｆ ＡＳ Ｌ Ｈ芯片引导多个 Ｄ Ｓ Ｐ芯片的方法 ，要点是 数据格式不需要做任何修改。 通过 Ｖ Ｉ Ｓ Ｕ Ａ Ｌ Ｄ Ｓ Ｐ ＋ ＋ 为 多个 Ｄ Ｓ Ｐ 生成 一个共 用的 Ｌ Ｄ Ｒ文件 ， 并通 该方法 的缺点明显 ， 仅适 用于对印制板面积和功耗要求不高 的 过修改官方提供的例程编译 自己适用的驱动程序 ， 最后通过 Ｖ Ｉ Ｓ Ｕ — 场合 ， 重 复的 Ｆ Ｌ Ａ Ｓ Ｈ加载芯片也增加 了设计制造的成本。 Ａ Ｌ Ｄ Ｓ Ｐ ＋ ＋提供 的 Ａ Ｐ Ｉ 接 口函数 ” Ｆ Ｌ Ａ Ｓ Ｈ Ｐ Ｒ Ｏ Ｇ Ｒ Ａ ＭＭ Ｅ Ｒ ” 对板上 １ ． ２单 Ｆ Ｌ Ａ Ｓ Ｈ引导 Ｆ Ｌ Ａ Ｓ Ｈ芯 片进行 图形化烧写。 该方法采用 主 Ｄ Ｓ Ｐ从 Ｆ ＡＳ Ｌ Ｈ中加载程序 ， 其它 的 Ｄ Ｓ Ｐ通过主 比较之前常用的引导方式 ， 这种 引导方式在硬件上没有增加额 Ｄ Ｓ Ｐ的链路 口加载程序 。 主Ｄ Ｓ Ｐ采用 Ｆ ＡＳ Ｌ Ｈ主引导方式 ， 产生独立 外的芯片和电路 ，只是对总线控制信号和 Ｉ Ｄ号管脚做 出了明确规 Ｌ Ｄ Ｒ文件 ，其 它 Ｄ Ｓ Ｐ可 以采 用链路 口引导方式 也可 以采用 ＨＯ Ｓ Ｔ 定 ； 软件 设计时步骤简单 ， 对程序进行反 复修改也不会增 加额外 的 引导方式 ， 依据引导方式 的不 同生成不 同格式 的 Ｌ Ｄ Ｒ文件 ， 并 以数 工作量 ； 在操作上能够利用 开发环境提供的接 口程序 ， 操 作更为简 组 的形 式附加在 主 Ｄ Ｓ Ｐ的 Ｌ Ｄ Ｒ文件 中。 单。 该方式的硬件设 计很简单 ，只为主 Ｄ Ｓ Ｐ配置引导芯片 ，将其 参考文献 Ｂ ＭＳ管脚与 Ｆ Ｌ Ａ Ｓ Ｈ芯 片的 ｃ ｓ管脚相连 ，其它 Ｄ Ｓ Ｐ通过链路 口与 【 １ 】 刘书明． Ｔ ｉ ｇ ｅ ｒ Ｓ Ｈ Ａ Ｒ Ｃ Ｄ Ｓ Ｐ应 用 系统 设 计 【 Ｍ】 ． 北京： 电 子 工 业 出版 版社． ２ ０ ０ ４ ． 主Ｄ Ｓ Ｐ相连 ， Ｂ ＭＳ管脚拉高。 该 方法的缺点是设计生成 Ｌ Ｄ Ｒ文 件的过程 比较麻烦 ，首先需 ［ ２ ］ Ａ ． ａ ｌ ｏ ｇ Ｄ ｅ ｖ ｉ ｃ ｅ ｓ Ｉ ｎ ｃ ． ． Ｔ ｉ ｇ ｅ ｒ Ｓ Ｈ Ａ Ｒ Ｃ Ｄ Ｓ Ｐ Ｈａ ｒ ｄ ｗ ａ ｒ ｅ Ｒ ｅ ｆ ｅ ｒ ｅ ｎ ｃ ｅ Ｒ ｅ — 要在主 Ｄ Ｓ Ｐ的 Ｌ Ｄ Ｒ中加入 向后 续 Ｄ Ｓ Ｐ传 输 加载 程序 的代 码 ； 其 ｖ ｉ ｓ ｉ ｏ ｎ １ ． ０ １ ２ ５ ］ ． ２ ０ ０ ３ 次， 后续的每个 Ｄ Ｓ Ｐ生成一个独立 的 Ｌ Ｄ Ｒ文件后 ， 还需要先把该文 ［ ３ ］ Ａ ｎ ａ ｌ ｏ ｇ Ｄ ｅ ｖ ｉ ｃ ｅ ｓ Ｉ ｎ ｃ — Ａ Ｄ Ｓ Ｐ－ Ｔ Ｓ １ ０ １ Ｔ ｉ ｇ ｅ ｒ Ｓ Ｈ Ａ Ｒ Ｃ Ｐ ｒ ｏ ｇ－ ｒ ａ ｍｍ ｉ ｎ ｇ 件转 化为二进 制格式 ， 然后计算该文 件的长度 ， 并 以定义 数组 的方 Ｒ ｅ ｆ ｅ ｒ ｅ ｎ ｃ ｅ ［ Ｚ ］ ． ２ ０ ０ ３ ． 式放入 主 Ｄ Ｓ Ｐ的 Ｌ Ｄ Ｒ中。 ２ 简单的单 Ｆ Ｌ Ａ Ｓ Ｈ引导方法 下 面介绍一种更 为简单的单 Ｆ Ｌ Ａ Ｓ Ｈ引导方式 ，能够一次性将 多Ｄ Ｓ Ｐ的程序编译成 一个 Ｌ Ｄ Ｒ文件 ， 并能 在 Ｖ Ｉ Ｓ Ｕ Ａ Ｌ Ｄ Ｓ Ｐ ＋ ＋开发 环境 中以图形化 的编程接 口烧写进 Ｆ ＡＳ Ｌ Ｈ， 且步骤更简单。 硬件设计 时 ， 必 须将 多 Ｄ Ｓ Ｐ按照严格 的紧耦 合连接方式连 接。 除 了将 各 Ｄ Ｓ Ｐ的数据总线 、 地址总线 和控 制总线连接成一个簇 ， 还 作者简介： ． Ｙ － ＇ Ｅ ￣（ １ ９ ８ ５ 一 ） ， 男， 甘 肃兰州人， 工作单位： 陕西长岭电子科技 有限责任公 司， 职位： 助理工程师， 研 究方 向： 雷达信号 Ｐ信号处理系统的一种单 Ｆ Ｌ Ａ Ｓ Ｈ 引导方法
王飞鹏 高 瞻 何遂林 （ 陕西长岭 电子科技有 限责任公 司， 陕西 宝鸡 ７ ２ １ ０ ０ ０ ） 摘 要： Ａ ＤＩ 公 司的 Ｔ Ｓ系列 ＤＳ Ｐ在 工业产品 中有广泛应用 ， 本文介绍 了一种 单 Ｆ Ｌ Ａ Ｓ Ｈ 芯片加 栽多 ＤＳ Ｐ的 引导方法 ， 相 比较之前 常 用的 Ｌ Ｉ Ｎ Ｋ链路 口顺序加栽方 法具有编译 简单 ， 加载方便 ， 易于修改的特点。 关键词 ： ＤＳ Ｐ ； Ｆ Ｌ Ａ Ｓ Ｈ 引导 ； Ｖ Ｉ Ｓ Ｕ Ａ Ｌ ＤＳ Ｐ ＋ ＋