实验6.6 计数、译码和显示电路(60进制)

数字电子技术实验
实验6.6 计数、译码和显示电路
一、实验目的
1.学习计数器、译码器和七段显示器的使用方法。

2.掌握计数器、译码器和七段显示器的综合应用。

3.掌握用示波器测试计数器输出波形的方法。

二、实验任务
用74LS161计数器、4511译码器、BS311201显示
器各两片和74LS00一片实现一个带显示的60进制计
数器。

完成表6-6-1及6-6-2测试，个位波形测试。

三、实验设备
数字电路实验箱(74LS161、4511、BS311201、
74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。

四、实验原理
74LS161引脚图
4511引脚图
七段数码管显示笔段
BS311201共阴极显示器，COM
接地；
BS311101共阳极显示器，COM 接电源+5V 。

输入低位
CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。

当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。

译码输出
输入高位
74LS161逻辑符号
输出
高位74LS161
D
Q C Q B Q A
Q D
C
B
A
CR CP
LD
ET EP
Co
输入输出端说明
CR ：异步清零端，低电平有效；LD ：同步置数端，低电平有效；
ET 、EP ：使能端，高电平有效；CP ：计数器时钟；
D 、C 、B 、A ：数据输入端；Q D 、Q C 、Q B 、Q A ：数据输出端；Co ：进位端。

输
入
输出
CR LD ET EP CP D C B A
Q D Q C Q B Q A
×
×
×
×
××××1
0×× d c b a
1111××××1 1 0 ××××××1 1 ×0 ×
××××
0 0 0 0
d c b a
加计数保持保持
74LS161功能表
低电平有效
74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。

低电平上升沿有效
计数器译码器显示器脉冲信号
计数、译码、显示电路框图
进制=计数长度=脉冲的个数
用带清“0”输入端的中规模N进制计数器，实现带显示的M进制计数，计数长度
M(M≤N),新的计数器有效状态是S0～S M-1。

74LS161计数器是16进制的4位二进制加法器。

要
实现带显示的60进制(显示计数状态是0～59),即个位、十位均要实现＜N=16的计数，方法如下：
清“0”和预置“0”
同步置“0”(用LD置“0”，与CP上升沿有关),计数值M-1
异步清“0”(用CR清“0”，与CP无关),计数值M，此时S M 为过渡过程。

实验时，如出现竞争冒险现象，可在计数器其中一
个输出端加入两个“非”门，以解决芯片延迟效应。

举例:计数器用同步置“0”法实现九进制
状态转换图为：
0000
01000001001000110101
0110
0111
1000
S 8
S 0
“1”“1”
74LS161
D Q C Q B Q A
Q D
C
B
A
CR
CP LD EP
Co “0”
“1”
&
计数值M -1=9-1=8(Q D Q C Q B Q A =1000)，即从Q D 端红线引出。

当计数至8(Q D =“1”)时，经“与非”门输出“0”到LD 端,在下一个脉冲(第9个脉冲)的上升沿到达时将输出置入0000状态。

有效状态是S 0～S 8。

ET
举例:计数器用异步清“0”法实现九进制其状态转换图为：
0000
01001001
00010010
00110101
0110
0111
1000
“1”
74LS161
D Q C Q B Q A
Q D
C
B
A
CR
CP LD EP
Co &
“1”
S 9异步清
零
计数值M =9(Q D Q C Q B Q A =1001)，即从Q D Q A 端红线引出。

ET
当第9个脉冲的上升沿到达时，Q D Q C Q B Q A =1001，Q D Q A 经“与非”门输出“0”到CR 端，立即使输出返回0000状态(1001状态仅瞬间出现)。

有效状态是S 0～S 8。

CP Q
D
Q C Q B Q A字型
10001
00000
20010
30011
40100
010
51
011
60
011
71
81000
九进制异步清“0”完整电路图
“1”
“1”
&
74LS161
D C B A
CP
LD
EP
D
Q C Q
B
Q A Q
CR
ET Co
LT CC4511
D C B A
BI
LE
a b c d e f g
“1”
“0”
123456780CP
12D Q 0
1
C
Q 00
0011110000B
Q 00
11
0011
0001A Q 10
010101001
0九进制时序图
CP=1kHz
74LS161
D Q C Q B Q A
Q D
C
B
A
CR
CP LD ET
EP
Co
“1”
“1”
CC4511
D
C
B A
BI
LT LE
a b c d e f g
“1”
“0”CC4511
D
C
B A
BI
LT LE
a b c d e f g
“1”
“0”“1”
&
74LS161
“1”
&&
异步清“0”实现六十进制实验电路图
个位
十位
实验箱内部已连接好
CP B D Q C Q B Q A Q D
C
A
CR
ET
EP
Co
LD
五、实验步骤
1.用万用表挡、电阻2K挡或将导线连接
+5V电源与输出发光二极管等方法检查导线导通情况，当万用表发出蜂鸣声、阻值示数约为0或发光二极管亮时，均表示导线导通。

2.根据给定芯片的管脚图，将个位、十位各连接成十进制电路图,(注意:计数器的Q D～Q A输出端的高位Q D接入译码器的输入端高位D),同时Q D～Q A输出端接入发光二极管，CP接入脉冲源的4Hz，观察显示器的字型变化过程，判断芯片好坏。

(如发光二极管亮灯情况正确，显示器字型不正确，则判断计数器是好的，而译码器接线故障，或译码显示器芯片故障。

)
十位状态字型表
CP Q D Q C Q B Q A 字型
0123456789
个位状态字型表
CP Q D Q C Q B Q A 字型
0123456789
CP=4Hz CP=4Hz
表6-6-1
表6-6-2
3. 将个位、十位按所设计的六十进制电路接线，CP接入脉冲源的4Hz，观察显示器的字型变化过程(0～59)，分别记录在表格中。

字型正确后将CP脉冲源改为
1kHz，示波器两两观察CP、个位Q D～Q A的波形。

(要求CP 脉冲个数不少于计数长度)。

六、实验报告要求
1.用两个不同方案画出六十进制实验电路，并写
出设计过程和操作步骤。

2.分别完成个位、十位Q D～Q A和字型的正确变化
过程表格6-6-1、6-6-2测试(CP接4Hz脉冲)。

3. 记录输入CP与个位Q A～Q D的波形(CP接1kHz脉冲)。

4.根据测试数据，得出结论。

完成思考题。

七、注意事项
注意一定要先查导线，再开始接线。

每个芯片都需接入一对电源，按+5V和地接入。

为防止遗漏，可把它定为接线的第一步。

注意源不要接反，否则会烧坏芯片。

注意箱内译码器与共阴极数码管间内部已连接，但须将第一个数码管左边的两个5V虚线间进行连接，以提供给它们电源。

不可在接通电源的情况下插入或拔出芯片。

注意显示器中D 是高位，A是低位。

用仿真分析软件仿真时，可选择译码器与显示器已联好的四个引出脚的显示器，注意左边D是高位，右边A是低位。

仿真软件的计数器时下降沿触发。

同时测量输入CP与输出QA波形时，示波器的触发系统的“信源选择”与输入CP通道保持一致。

CH1、CH2的零电位基线分开。

CH1、CH2的探棒衰减开关均置×10，垂直系统的CH1、CH2的探头均置×10，电压比例“SCALE”旋钮统一置2V/每格，“耦合”置“直流”。