个人EMC培训总结

EMC学习总结
一、关于EMC的认识：
１、EMC（Electromagnetic compatibility电磁兼容性）包括EMI(Electromagnetic Interfereence电磁骚扰度)和EMS（Electromagnetic Susceptibility电磁敏感度）两部分。

２、EMC是产品可靠性的衡量标准之一。

３、产品的EMC测试通过与否直接关系到产品推广。

二、现状
目前我国针对变频器、变流器的EMC的标准或者是测试检验机构目前还很少，可以说还没有出现，主要是因为这种工业级产品存在电压高，功率大，体积大等特点，不宜实施测试，不像消费类电子产品、汽车电子产品以及通讯、图像处理等产品可以很方便地测试，其测试手段也很成熟。

我们目前所提及的EMC设计，主要是产品的EMS设计，即抗扰度设计，其中最主要的还是控制部分的抗扰度，整个系统是一个低频环境（低于40M），但是在系统中存在功率很大的电磁干扰源，这些干扰源的存在，给控制电路的可靠工作带来了很大的安全隐患。

强磁场、电场的辐射使系统死机，复位，显示乱码等。

三、干扰的理论分析
差模干扰和共模干扰：首先了解以下几个概念
差模电流：大小相等，方向相反。

共模电流：大小相等，方向相同。

右手法则可以分析出场强加强的区域。

差模辐射：差模辐射场强与环路面积的大小成正比。

减少环路面积和环路电流和环路上的电压大小是减小差模辐射的有利方法。

共模辐射：棒天线效应产生共模辐射，减小线的长度能有效抑制共模辐射。

抗干扰和对外干扰是互逆的过程。

环路面积大可能耦合共模干扰的机会就大，双绞线或屏蔽线能有效的抑制共模信号。

对外引线越长也越容易耦合差模信号的干扰。

减少对外的引线长度，或者在电缆入口处增加差模电感或者其他的滤波措施。

系统中主要的干扰为共模干扰居多。

一般的超标频率点150K—500K为差模干扰，500K—5M差模共模共存，5M—30M共模干扰。

产生干扰的原因，根据麦克斯韦定理我们知道：能产生交变的电场，交变的电场也能产生交变的磁场，并能通过空间逐级向外辐射。

当在辐射所能到达的空间场内若存在一个对这些磁场或者电场敏感的设备时，便会在这些设备上产生扰动现象，出现故障或者是错误。

据上所述，我们可以得出产生干扰的三个要素：干扰源、传输路径、敏感设备。

由此可以得出解决干扰对应的办法：去掉干扰源，切断传输路径，保护敏感设备。

１、干扰源：在我们产品的系统中，干扰主要是来自主回路的开关器件和电磁转换器件，包括IGBT、接触器、断路器、电抗器、变压器等等，显然，只要在变频器或者是变流器系统中，这些主要的功率器件是必不可少的，所以只能从后两个环节加以处理。

２、干扰的传输路径
电磁干扰主要有两种传输方式：传导和辐射。

传导主要是经过连接电缆将干扰信号引入到被干扰设备的，这种干扰有两种产生机理：
a)和敏感设备连接的电缆另一端本身就是一个强干扰源，电缆将干扰信号带出来。

b)在电缆线布线的路径中，在电缆上耦合了干扰信号，并将干扰信号带到敏感设备上。

通常的情况是第二种居多，或者是两种同时存在。

辐射系统中最常见的干扰类型，是在空间场中辐射干扰，这种干扰主要的对象为环路较大的电缆或者是PCB布线，这种干扰多为差模干扰，有时针对电缆或者PCB布线会产生类似棒天线效应，这种接收干扰的模型对敏感器件来说，多为共模干扰，由此可以根据干扰的性质，选择对应的滤波器件和滤波电路，以达到较好的滤波效果。

针对上述情况，我们通常要采用“堵”和“疏”两种办法：堵就是把干扰源屏蔽，在干扰源加滤波不让干扰传输到电缆上，或者将电缆上加对干扰阻抗大的元件滤波，在接收处加滤波元件等，疏就是将敏感设备远离干扰源，利用空间将干扰强度衰减。

干扰多为差模和共模同时存在。

3、敏感设备
针对目前的变流器系统，敏感设备主要是控制电路部分，特别是功率单元内的控制电路，在实际的调试过程中也出现了斩波控制板的干扰情况。

在敏感设备中也存在一些相对薄弱的环节，例如：较低电源电压的IC，较大的布线环路，和强电磁场空间距离较近的电缆接口等等。

针对敏感设备的保护主要从结构屏蔽个接口滤波来处理。

如加屏蔽板，屏蔽盒等，在电缆接口处，可以针对性的增加一些滤波器件和电路。

四：常见的EMC滤波元件与保护器件
常用的EMC元件分为电感类高阻元件、电容类低阻元件、以及瞬态抑制器件。

所谓的高阻或低阻均是针对高频干扰信号来说的。

最常见的EMC滤波器件：电容、共模电感，差模电感，磁珠，磁环、多孔珠、专用滤波器等；
瞬态抑制保护器件：TVS二极管，压敏电阻，半导体放电管，气体放电管。

电容：目前我们电路中的电容一般是用一个10uF的电解电容外加一个103的瓷片电容用在每个IC的电源管脚附近，这种电容的作用是电解电容滤除低频干扰，同时又是IC的电源电荷“仓库”，电容在电路板中主要用于保证电压和电流的稳定(起滤波作用)。

103（0.01uF）或者是104（0.1uF）的瓷片是为滤除高频干扰设置的，这样做的理由是：ａ）瓷片电容对高频滤除效果最好；
ｂ）电解电容对低频的抑制效果就比其他的好；
ｃ）独石、钽电容等，在温度系数方面比瓷片的好，而在滤除高频方面远没有瓷片的好；ｄ）电容的等效模型中有ESR直流阻抗和ESL寄生电感的存在，在整个频域中的f---Z0曲线为下图。

这样可以分析在曲线的左侧主要是电容起作用，电容对高频呈现较低的阻抗，但是随着频率的进一步升高，阻抗变的越来越大，这时候寄生电感起主要作用，电容表现为感抗，此时电容已经失效，成为电感。

最低点为谐振点频率，这时的阻抗值为ESR，因此谐振点上的滤波效果最好。

电容值自谐振频率（MHz）
1uF 1.7
0.1uF 4
0.01uF 12.6
3300pF 19.3
1800pF 25.5
1100pF 33
820pF 38.5
680pF 42.5
560pF 45
470pF 49
390pF 54
330pF 60
电感：
首先要区分电感和磁珠：电感的单位是亨，磁珠的单位是欧。

差模电感：用一根电缆以一个方向缠绕在一个磁芯上，形成的一个两端器件。

其等效模型为一个电感和一个电容并联。

这个分布电容主要是由于绕线之间产生的寄生参数。

这种带磁芯的电感只是针对几百KHz到30M之间的干扰信号起作用，在变频器系统中是较合适的。

可以在电源线上串联一个几百nH以上的电感来滤除来自开关电源的干扰。

另外在使用电容滤波的电路中，若电容所接的GND或者是PE不是一个干净的地平面，可以在接地的电容上串联一个感量合适的电感，有效抑制地上的干扰通过电容干扰到信号或电源中去。

共模电感：
由于EMC所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！这里就给大家简单介绍一下共模电感的原理以及使用情况。

共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈现出大电感具有抑制作用，而对差模信号呈现出很小的阻抗，几乎不起作用。

原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。

因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输的差模信号无影响。

共模电感在制作时应满足以下要求：
1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。

2）当线圈流过瞬时大电流时，磁芯不要出现饱和。

3）线圈中的磁芯应与线圈绝缘，以防止在瞬时过电压作用下两者之间发生击穿。

4）线圈应尽可能绕制单层，这样做可减小线圈的寄生电容，增强线圈对瞬时过电压的承受能力。

通常情况下，同时注意选择所需滤波的频段，共模阻抗越大越好，因此我们在选择共模电感时需要看器件资料，主要根据阻抗频率曲线选择。

一般的原则：对有用信号的衰减要小，阻抗不大于50欧姆，而对共模信号的阻抗要在几百欧姆，一般是600欧/100M。

主要的应用场合：电源端口，一般选择电感量大，通流量大的电感。

交流电源口约
1-10mH。

在CAN、485、USB差分输线上应选择小电感量，通流能力不需要太大的电感，而232不能用。

磁珠
磁珠可以说是一个和频率有关的可变电阻器。

在低频的时候，呈现很低的阻抗，而随着频率的增大，其阻抗迅速增大，其模型可以看成一个C//L//R后串联一个R(f)，在低频时候主要是C和L起作用，而在高频时主要是R(f)起作用。

磁珠主要用在高频滤波场合。

可以用在232电路上，用以滤除高频干扰。

数字电源和模拟电源之间，锁相环PLL等都可以使用，但是要磁珠的参数，特别是高频阻抗值。

另外我们原来的电路设计中。

AGND和GND之间加了磁珠，由于地平面上可能存在高频干扰，此时可以分析出AGND和GND之间由于磁珠的存在而产生一个电势差，这就会造成模拟地的参看平面变得不稳定，所以直接的表现就是AD数据采集不准确。

TVS二极管、压敏电阻、半导体放电管、气体放电管等这里不详细的描述。

五：典型的滤波电路
抑制电磁干扰的三大措施：滤波，屏蔽，接地。

单板考虑的滤波重点：
强干扰源：晶体、有源晶振、时钟走线，继电器，温度开关，变压器，开关电源
等。

敏感设备：模拟电源和模拟电路部分；系统的输入输出口，对外的通讯电缆；内部互连电缆；高速走线等等。

下面就以几个接口电路为例说明一下：
1、电源接口：电源是单板工作必不可少的，很多的干扰也是通过电源接口干扰到单板中去的，如何做好电源接口的滤波是单板可靠工作的重要前提。

单板的供电无非是用开关电源或者是变压器供电，开关电源里面有开关器件，会产生高频干扰，变压器也会产生较强的磁辐射，所以在电源电缆接入单板之前就要加干扰抑制措施，然后进入单板后再加滤波就能较好的把干扰抑制。

电源入口电路：
交流输入：
直流输入：
温度开关的滤波：目前的变流器逆变单元散热器的温度检测是用温度开关来实现的，据估计，温度开关得两根电缆线很可能是耦合了由于IGBT开关而辐射到散热片，周围铜排上的高频干扰，应该是共模为主，干扰传导到接口处，虽然加了一个10uF和一个103的独石电容，但是电容接的“地”为控制板的数字地，这样会在数字地上形成更大范围的干扰，致使CPLD工作不正常。

另外一种可能就是温度开关本身安装在散热片上，散热片上很可能有较高的感应电动势，若温度开关的隔离电压不够，散热片的感应电动势就会影响+5V电源，进而使得整板工作不正常。

解决方案：
a、可以加光耦隔离，这种方法目前其他产品正在应用，但是须提供一组隔离电源，在单元控制板有限的空间中，很不方便。

其次，即使加了光耦隔离，光耦的隔离电源上也有很强的干扰。

若布局不合适，已有可能通过这个电源的布线在整板上出现耦合。

b、对温度开关接口加强滤波措施。

可以在入口处加共模电感、X电容和Y电容共同抑制，Y电容的中点要以较低的阻抗回流到大地，可以通过散热片或者是单元外壳转接到地的方式。

这样可以把干扰在进入单元控制板之前就滤除并回流到大地上。

有源晶振的电源口，目前电路中使用有源晶振的地方就是主控板和单元控制板的CPLD 的时钟上，均为1M晶振，其供电电源为5V和3.3V，原来的电路直接接电源，没有经过任何的滤波措施，这样晶振会在所连接的电源上耦合很大干扰，由于频率较低，还没有看到其
危害，应该加RC滤波电路，其中R为电阻或者是磁珠。

关键IC的电源滤波，大电容和小电容的配合使用，大电容滤除低频，小电容滤除高频。

反谐振的概念：由于电容的等效模型是电容、ESR、ESL的串联。

在容值大小不一样的电容并联时，在某个频率段可能出现反谐振的现象。

反谐振是小电容C和大电容的ESL的并联谐振情况，在这一频段的滤波效果反而更差。

在选用电容时要掌握系统电源的干扰频段，以及所选电容的曲线特征。

数字芯片的电源滤波：数字芯片，特别是高集成芯片，如DSP、FPGA等，其管脚密度大，电源管脚多，通常情况是：大电容储能一般为10uF的电解电容，可以设计在离芯片稍远一点的地方，每个电源管脚上都应有一个小电容滤波，一般容值为102，低频时可以选到104，目前我们用的105，没有用大电容。

锁相环滤波：通常情况为磁珠+低频电容+高频电容。

磁珠百兆阻抗越大越好，DC电阻越小越好，一般不大于50欧姆。

低频电容选择10uF，高频电容选择的典型值为102，也可选到104。

模拟芯片的电源滤波：模拟芯片目前主要是运放，其电源电压为±12V，另外就是DSP 的AD部分的电源与参考电位，其电压为3.3V，这两部分的干扰一部分是来自电源端口，另外就是来自数字部分的串扰，所以在模拟电源和数字电源之间往往加一个百兆阻抗大于600欧姆的磁珠，另外加电容组合。

数字地和模拟地之间不建议使用磁珠，原因是在磁珠上会产生压降，使得两个地平面的电位不一致，DGND和AGND之间单点相连或者是互连要根据实际情况分析取舍，另外无论是何种连接方式，数字电源和模拟电源的分割界限上不能有重要的走线，免得高频干扰的回流路径太大，在实在不能避免的时候，往往在跨分割的地方桥接一个102的电容，为高频提供回流路径。

2、时钟电路
时钟输出的滤波如上图，其原理是将输出的沿变缓，减小di/dt。

R/L一般取33欧姆，当频率较低时，可以用磁珠代替，但是磁珠的参数选择应该对有效信
号的阻抗小于50欧姆。

3、信号接口滤波与防护：
单板间的接口：单板之间的连接电缆要尽量的短，远离交流电源线或者其他强干扰源。

若为排线连接，要注意紧挨着的要有最短的回流路径。

信号尽量紧挨着地线，在没有足够的地线的时候，电源也是可以利用的回流路径。

对外连接接口：对外接口是干扰进出的主要通路。

要防止干扰出去，也要阻碍干扰进来，磁珠，共模电感，光耦都是可以选择的器件，X电容或者Y电容也可以起到较好的滤波效果。

防护措施主要是加一些TVS，压敏电阻，防止静电和外来的浪涌损害到单板上的器件。

六：PCB布线
1、走线与阻抗匹配
PCB布局和布线可以说是天马行空，每个人都会有自己的一种结果，但其中很多的布线原则必须要遵守
走线不能拐直角，否则在直角处会出现阻抗突变的情况，阻抗不匹配。

电源和地紧邻，平行走线，减少电源电流的回流面积，减少干扰。

关键信号线的包地处理，每隔3000mil 要接地处理一次，减少串扰。

差分信号的走线长度要一致，防止由于走线阻抗不一样而产生共模电流。

差分信号和时钟走线中间不要有重要走线，甚至不布线。

时钟芯片投影区尽可能铺铜。

3W原则：（W为两层之间的高度）关键信号线距离参考平面的边缘大于3W，地平面比电源平面要大出至少3W。

尽量保证地平面的完整性。

相邻层的走线要避免平行走线，尽量垂直布线。

多于4层的电路板，相邻层之间最好有地层，两个电源层不能相邻。

电容电感等尽量靠近终端，管脚引线要尽量短。

阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，保证所有高频的微波信号皆能传至负载点的目的地，不会有信号反射回来源点，从而提升能源效益。

在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。

阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。

例如我们在系统中设计中，很多采用的都是源端的串连匹配。

对于什么情况下需要匹配，采用什么方式的匹配，为什么采用这种方式。

例如：差分的匹配多数采用终端的匹配；时钟采用源端匹配；
1）、串联源端匹配
串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射.串联终端匹配后的信号传输具有以下特点：
A 由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播；
B 信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。

C 反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同；
D 负载端反射信号向源端传播，到达源端后被匹配电阻吸收；
E 反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。

相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。

选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。

理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。

比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω；
TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。

因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。

链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。

串联匹配是最常用的终端匹配方法。

它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗；而且只需要一个电阻元件。

2）并联终端匹配
并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。

实现形式分为单电阻和双电阻两种形式。

并联终端匹配后的信号传输具有以下特点：
A 驱动信号近似以满幅度沿传输线传播；
B 所有的反射都被匹配电阻吸收；
C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。

在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。

假定传输线的特征阻抗为50Ω，则R值为50Ω。

如果信号的高电平为5V，则信号的静态电流将达到100mA。

由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。

双电阻形式的并联匹配，也被称作戴维南终端匹配，要求的电流驱动能力比单电阻形式小。

这是因为两电阻的并联值与传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大。

考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：
⑴．两电阻的并联值与传输线的特征阻抗相等；
⑵．与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；
⑶．与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。

并联终端匹配优点是简单易行；显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗。

因而不适用于电池供电系统等对功耗要求高的系统。

另外，单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用，而双电阻方式需要两个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。

另外还有：AC终端匹配；基于二极管的电压钳位等匹配方式。

2、环路与回流
环路和回流密不可分。

环路在PCB设计中要控制的尽量小，这样既可以减少对外的辐射，也可以提高对抗干扰能力。

主要描述路径长短与阻抗大小不同两种回流路径。

直流信号走回流路径最短的回流通路，而交流或高频信号则是走阻抗最小的回流通路，一般为传输线的投影，若投影不是落在该信号对应的参考地上，则回流阻抗会变大。

七：结构屏蔽与接地
1、接地
所有的滤波方法均是为干扰提供一个阻抗最小的泄地通路。

电容接地：这里说的电容为实际的电容和分布电容两种。

瞬态抑制器件接地：TVS、压敏电阻、放电管等。

螺丝搭接方法：
直接把GND和PE用螺丝搭接。

电路板上设置电容、电容（102/2KV）并联电阻(2M)或者是TVS、压敏电阻等连接PE，然后通过固定螺丝搭接金属外壳。

2、屏蔽层之间的搭接
利用导电布，导电棉，结构凸点等把连接点很好的搭接。

网状物的屏蔽。

3、防雷
防雷的相关知识
八：相关标准
参照国标GB-T17626.X-1998
附文：结构工程师也要了解EMC问题
我们经常与企业研发负责人交流合作，发现这样一个现象：EMC问题好像只是硬件人员的事情，解决EMC问题的重任也通常是硬件人员！安排培训或技术交流也主要是硬件人员的事情，很少有结构人员参与！好象与他们没有任何关系！其实EMC问题出现与解决与结构人员有非常大的责任！
首先对于结构是金属的设备，结构的设计对于产品的EMC性能影响有很大的比重!这类设备空间辐射问题可以借助屏蔽措施来降低！如我们普通用计算机如果不靠机箱屏蔽很难满足EMC标准要求。

所以结构缝隙的搭接，结构的开通风孔，结构与电缆连接器的搭接都会容易导致产品的空间辐射超标。

另外搭接不好也容易会导致静电泄放不畅，从而导致静电串入单板导致系统异常！
对于塑胶壳设备，如MP3，手机，终端设备，没有接地泄放，这类设备通常接触放电没有问题，但空气放电经常会出问题，静电敏感点主要在设备的缝隙或开孔处。

如果从硬件解决就比较麻烦，因为静电已经串入单板，靠滤波以及PCB设计不确定性比较大，但如果在塑胶结构上下盖搭接或缝隙处，设计考虑静电爬电距离，如果系统需要测试通过空气放电，那么一般保留6mm的爬电距离就可以保证6KV空气放电不能进行。

这样设计杜绝一定电压下静电泄放发生，同时能够避免静电的累积损伤效应。

尽管EMC问题需要从系统角度来解决，但在某些情况下从结构解决比较方便。

因此结构工程是也必须掌握一定的EMC设计技巧，才能应对产品所需要EMC性能要求，结构工程师应该掌握以下的EMC设计内容：。